可編程邏輯采用IP核實現一個具有1路非屏蔽中斷和16路可屏蔽中斷的中斷控制器功能。中斷的觸發方式(電平觸發/沿觸發)和16路可屏蔽中斷的優先級軟件可調。系統控制器在實現時使用了1路非屏蔽中斷和11路可屏蔽中斷，剩余資源可根據用戶需求使用。

　　2.1.4.2 定時/計數器

　　可編程邏輯采用IP核實現一個3路獨立的8位定時/計數器功能，其工作模式與MD8254的MODE2方式相同，每路定時器的輸出使能和計數頻率軟件可調。系統控制器在實現時使用了兩路定時器供操作系統使用，剩余的1路留可根據用戶需求使用。

　　2.1.4.3 串行協議控制

　　可編程邏輯采用IP核實現2路RS232串行協議控制，用戶可以通過軟件對串行接口的工作方式(查詢/中斷)、串行數據的格式(數據位/起始位/停止位/奇偶校驗等)和串行通信速率(9600-119200bps可調，默認38400bps)等參數進行設置。

　　2.2 軟件設計

　　CPU模塊使用VxWorks5.5操作系統，軟件開發環境為Tornado 2.2。VxWorks操作系統具有實時性、可靠性、可剪裁性、支持眾多的目標機、系統的開放性、豐富的環境工具和第三方支持等特點。VxWorks操作系統功能結構如圖5所示。

?

　　CPU膜塊的軟件包括以下內容：a.FLASH編程工具;b.BIT測試程序;c.Vxworks操作系統：d.驅動程序;e.應用程序。

　　3 結束語

　　小型化的CPU模塊，已成功應用在升級后的系統中，取得了良好的成效。除了總線傳輸速度提高(PCI總線最大傳輸速度可達132Mb/s)、使系統性能得到提升外，還具有以下特點：

　　(1)安裝方式靈活，節約系統資源。CPU模塊采用PMC板卡形式，占用空間小(面積下降33%)，可以方便地安裝在其它模塊上，同時與典型的80486模塊相比，重量下降70%、功耗下降15%，節約了系統資源。

　　(2)配置靈活，升級潛力大。CPU模塊在本設計中作為PCI總線控制器(Host)使用，但是只要更改PCI9056的配置，并且對可編程邏輯做相應更改，即可作為PCI總線的主設備(Master)和從設備(Slave)使用。由于采用了SoPC技術進行可編程邏輯設計，CPU模塊上還有可利用的空間進行功能擴展(例如增加I2C電路和網絡接口)，同時只要提高處理器和PCI接口的工作頻率，即可進一步提高CPU模塊的性能。

　　(3)通用性強，應用前景廣泛。由于采用了標準的PCI接口和PMC外形，CPU模塊可以方便地配置在一個PCI總線系統中，并且具有可靈活配置的工作方式(Host/Master/Slave)。同時為現有采用80486處理器計算機系統的升級，提供了可借鑒的模型，具有廣泛的應用前景。