??? 在現代高性能電力電子和交流電機控制系統中，DSP已經取代了微控制器成為控制器的核心。其快速強大的運算和處理能力以及并行運行的能力，滿足了電力電子裝置控制系統對實時性和處理算法復雜性的要求，并為不斷發展的新理論和新算法的應用奠定了技術基礎。
???
??? C240x系列DSP是面向數字控制系統的新一代數字信號處理器。該控制器集實時處理能力和控制器設計功能于一身，為控制系統應用提供了一個理想的解決方案。其內部的哈佛結構使數據空間和程序空間分離，獨立的數據總線和程序總線允許程序數據同時操作；專用的硬件乘法器極大提高了運算速度；具有獨特的逆尋址方式，能高效地進行快速傅里葉變換運算；指令系統采用流水線操作，減小了指令周期；采用內存映射方式管理I／0，能靈活方便地擴充外圍電路。

1 主電路硬件設計

1.1 系統總體設計

????? 一般電力電子裝置控制系統的總體結構如圖1所示。詳細介紹各單元的功能與硬件電路。

1.2電平轉換

????? TMS320LF2407a（以下簡稱2407a）采用3.3V電，減小了芯片功耗；但常用直流電源為5V，因此必須考慮電平轉換問題。一種方法是直接采用可調直流電源獲得3.3V電壓，但這樣很難保證電源電壓的穩定性，影響DSP的正常運行。另一種方法是采用專門的電源芯片，將5 V電壓降為3．3 v。TPS76833、TPS76HD318、MAX604為常用的電平轉換芯片。圖2為采用MAX604實現電子轉換的電路。并聯于電源與地之間的電容起穩壓作用。

1.3 時 鐘

? ??? 與一般微處理器不同，C240x系列DSP利用掛接在片內外設總線上的鎖相環時鐘模塊(PLL)合成系統需要的各種時鐘信號(CPU時鐘、系統時鐘、模擬時鐘和看門狗時鐘)。外部時鐘信號經PLL倍頻后合成系統時鐘頻率。如圖3所示，外部時鐘信號由lO MHz晶振提供，通過系統控制和狀態寄存器(SCSR1)設置4倍頻因子后，2407a DSP以最大時鐘頻率(40MHz)工作。通過檢查DSP時鐘輸出引腳(CLK0UT)的頻率，可以判斷DSP芯片是否已開始正常工作。PLL模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數字電源引腳VDD和數字地引腳VSS連接，構成低通濾波電路，保證時鐘模塊的可靠供電。

1.4 片外存儲器

? ??? 2407aDSP可以訪問的程序存儲空間為64K字，根據MP／MC引腳的電子決定其配置方式。當MP／MC為低電平時，片內Flash存儲空間使能，地址范圍是0000h~7FFFFh，8000h~FFFFh的地址留給外部程序存儲器。當MP／MC為高電平時，片內Flash被禁止，64 K字存儲空間全部位于外部程序存儲器中，即只能從片外存儲器中讀取數據，使得仿真調試時通過仿真器對程序修改比較容易。2407a DSP有64K的16位數據存儲器空間，32 K字的內部存儲器地址范圍是0000h~7FFFh，包括存儲器映射寄存器、DARAM和外設映射寄存器。另外，地址范圍是8000h~FFFPh的32 K字留給外部數據存儲器空間。片外存儲器的選擇主要考慮電壓、容量、速度等指標。本文采用工作電壓3.3 V，容量64K×16位，訪問時間15 ns的高速靜態RAM，IS6lLV6416-15T作為片外存儲器。如圖4所示，片外存儲器的數據、地址線分別與DSP對應相連；輸出使能引腳OE和輸入使能引腳WE分別與DSP的讀選通DSPRD相連。仿真調試時，用跳線把片選引腳DSPWE與DSP的程序空間選通引腳CE相連，當外部程序存儲器用。程序燒寫到片內Flash后，把片選引腳CE與DSP的數據空間選通引腳DSPDS相連，當外部數據存儲器用。

1.5 譯碼電路

? ??? GAL器件是在PAL器件基礎上發展起來的邏輯器件。作為一種可電改寫、可重復編程、可加密的新型可編程邏輯器件，它具有速度快、容量大、功耗低而且設計靈活的優點。本文采用GAL16V8D作為譯碼芯片，輸入信號有DSP讀使能、寫使能、數據空間選通、程序空間選通、I／O空間選通和高5位地址線，通過邏輯組合后，輸出A／D等外圍器件的片選信號。

1.6 復位電路

????? 2407aDSP有兩種復位源，外部復位引腳復位和程序監視定時器(看門狗)復位．復位引腳(133)是一個I／O腳，正常狀態通過上拉電阻接電源。當有內部復位事件發生時，該引腳被驅動為低電平輸出方式，給系統中其他芯片提供復位信號；當有外部復位事件發生(手動復位、上電復位、欠電壓復位等)時，該引腳為輸入方式，同時將復位中斷向量0000H加載到程序計數器PC中，使程序重新開始執行。TL7705A具有處理上電復位、欠電壓檢測復位、手動復位的功能．本文用它來實現外部復位信號管理功能，其復位信號輸出引腳與DSP的復位引腳相連，電路如圖5所示。

1.7 串行E2PROM

? ??? 由于被燒寫到片內程序Flash中的程序在運行時不能被改寫，而實際工作狀態中又要根據需要對一些參數進行設置，因此，為控制系統擴展了一塊型號為X5043PI-2.7，存儲容量為4K的串行E2PROM，與DSP的串行外設接口模塊(SPI)連接實現參數設置、存儲功能，如圖6所示。

????? SPICLK為SPI單元的時鐘信號輸出引腳，為X5043PI-2.7提供時鐘信號。SPISIMO為從動輸入、主動輸出引腳，與X5043 PI-2.7的從動輸入引腳相連；SPISOMI為從動輸出、主動輸入引腳，與X5043 PI-2.7的從動輸出引腳相連。SPISTE作為一般I／O口使用，為X5043PI-2.7提供片選信號。

2 外圍硬件電路設計

2.1 信號調理與A／D轉換

? ??? 電力系統中的電壓電流信號一般不能直接送到A／D器件的輸入端供轉換，而要先經PT、CT將電壓電流降低，再經過互感器、信號調理等預處理后供A／D轉換。圖中反饋電阻R2和R3用來調節輸出信號的大小。電容C2及可調電阻R1用來補償互感器的固有相移。電容Cl和C5是400~l000pF的小電容，用來去耦和濾波。兩個反接的二極管用來保護運算放大器。運算放大器視精度要求而定，常用精度和穩定性良好的OP07。運算放大器電源電壓通常取±15V或±12V。運放LT084接成射極跟隨的形式，起到阻抗匹配的作用。

???? ?A／D轉換是控制系統中的必備重要環節，其轉換精度決定了整個控制系統性能的優劣。雖然2407aDSP內置10位高速A／D模塊，但該模塊存在以下缺點；只能接收0~3.3V的單極性信號輸入，對于交流信號需要另外設計限幅抬壓電路；同一排序器內各通道串擾嚴重；10位的轉換精度難以滿足高性能系統的要求。本文選用Maxim公司的14位高速A／D芯片MAXl25作為外部模數轉換器。其輸入信號范圍±5 V，通道最大承受過壓可達±17V，簡化了信號調理電路；單路轉換時間3μs；擁有A、B兩組信號輸入端，每組四個輸入通道，內置四路采樣保持器。MAXl25可以和DSP并行工作，從而減輕了DSP的工作負擔。MAXl25數據、地址線通過總線隔離驅動芯片74HC245與2407aDSP的數據線連接，片選信號由GAL提供，電路結構如圖4所示。

2.2 鍵盤與液晶顯示

? ??? 2407a DSP有多達41個通用、雙向的數字I／O引腳，其中大多數都是基本功能和一般I／O功能復用。將IOPF0~IOPF5六個端口設置為一般I／O口輸入方式，實現鍵盤輸入功能。液晶顯示器采用內藏T6963C控制驅動器圖形液晶顯示模塊。T6963C是大規模點陣式圖形液晶顯示控制器，通過8位并行數據總線和一組控制總線進行指令和數據傳遞。采用間接控制方式實現對液晶顯示模塊的控制，即DSP的IOPE0~IOPE7與T6963C的數據線相連，IOPB4~IOPB7分別與T6963C的寫選通信號、讀選通信號、片選信號和通道選擇信號相連，實現控制功能。與直接訪問方式相比，間接方式減輕了總線負擔。鍵盤與液晶顯示電路結構如圖8所示。

2.3 同步電路設計

? ??? 裝置中，功率器件的控制信號都必須以某時間基準為參考，因此同步信號相位的準確性直接影響電力電子裝置的性能。通常同步信號取至系統電源電壓。圖9為同步信號采集電路，一次側電壓經PT降壓后，經通帶中心頻率為50Hz的硬件帶通濾波器濾波后，比較器LM311將交流正弦信號轉換為同頻同相方波信號，再通過與門整形后用光耦4N25實現隔離與電平轉換，輸出信號送入DSP的捕獲引腳，供捕獲單元上跳沿中斷。通過合理配置Rl、Cl、R2、C2的參數，可實現對50Hz的有效信號不相移的濾波環節，從而避免了采集電路帶來的附加相移。

3 制作PCB板注意事項

? ??? ①控制器的PCB板最好制成四層板(即除了頂層和底層外，添加了電源層和地層，用內層分割技術可以把3.3V和5V放在一層，模擬地和數字地放在一層)，可明顯提高整個系統的抗干擾性能。一般情況下，四層板比兩層板的噪聲低20 dB。四層板效果雖好，但制作費用高，且不易查錯。雙面板最好在頂層和底層都鋪銅，分別與系統數字地線和電源線連接，也可起到很好的抗干擾效果。

? ??? ②銅膜線寬的最小值取決于流過它的電流大小，一般不宜小于O.2 mm。只要電路板面積無特殊限制，線寬和間距最好選用0.3mm。通常情況下，l~1.5mm的線寬允許流過2 A的電流。地線和電源線寬度最好不小于l mm。

? ?????③Protel 99 SE沒有提供2407a的封裝，需要依據原文資料提供的尺寸自行創建。用Prote1 99 SE的向導自動生成封裝既方便，精度又高．因為2407a為貼片式封裝，引腳細小，間距窄。建議把引腳設為長1.50mm，寬0.35mm，引腳間距0.50mm．這樣容易焊接，不易造成短路。

? ?????④所有連接DSP時鐘模塊的導線必須盡可能短。當連接PLL引腳時，應注意以下幾個方面：使用短引線連接PLLVCCA引腳到低通濾波器；使旁路電容最近連接到PLLVCCA和VSS間；使這些導線、芯片和旁路電容形成的環路面積最小。面積越大則電磁干擾越大。

? ?????⑤PCB板上的數字地與模擬地應分開布線，通過電感或磁珠單點連接，避免互相干擾。因為一般數字電路的抗干擾能力強，TTL電路的噪聲容限為0.4~0.6V，CMOS數字電路的噪聲容限為電源電壓的O.3~0.45倍；而模擬電路部分只要有微伏級的噪聲，就足以使其工作不能正常。

????? ⑥在DSP和其他芯片的電源與地之間就近跨接0.Ol~0.1μF的去耦電容，以提供和吸收芯片通斷電瞬間的充放電電能，且能旁路芯片產生的高頻噪聲。

????? 基于TMS320LF2407aDSP的電力電子裝置控制器，具有通用性。通過在有源電力濾波器裝置中使用，證明該控制系統各單元工作可靠，整體配合良好。對從事相關硬件設計的工程技術人員，有一定的參考價值。