隨著在雷達(dá)探測、儀表測量、化學(xué)分析等領(lǐng)域研究的不斷深入，不僅要求定性的完成目標(biāo)檢測，更加需要往高精度、高分辨率成像的方向發(fā)展。一方面，產(chǎn)生頻率、幅度靈活可控，尤其是低相位噪聲、低雜散的頻率源對許多儀器設(shè)備起著關(guān)鍵作用。另一方面，電子元器件實際性能參數(shù)并非理想以及來存在自外部內(nèi)部的干擾，大量的誤差因素會嚴(yán)重影響系統(tǒng)的準(zhǔn)確性。雙路參數(shù)可調(diào)的信號源可有效地對系統(tǒng)誤差、信號通道間不平衡進(jìn)行較調(diào)，并且可以產(chǎn)生嚴(yán)格正交或相關(guān)的信號，這在弱信號檢測中發(fā)揮重要作用。為此本文采用雙通道DDS方法，以STM32為控制器，完成了一種高分辨率靈活可調(diào)的雙路信號源電路設(shè)計。

1 DDS原理及系統(tǒng)方案

1.1 DDS工作原理

直接數(shù)字頻率合成(DDS)是一種以一個固定頻率的精確時鐘源為參考，使用數(shù)字?jǐn)?shù)據(jù)處理模塊產(chǎn)生頻率和相位可調(diào)的輸出信號的技術(shù)。本質(zhì)上，DDS內(nèi)部結(jié)構(gòu)是通過可編程的二進(jìn)制控制字所設(shè)置的尺度因子對參考時鐘進(jìn)行“分頻”。控制字通常為24-48位長，使DDS實現(xiàn)卓越的輸出頻率分辨率。直接數(shù)字頻率合成器可以通過精密參考時鐘，地址計數(shù)器，可編程的只讀存儲器(PROM)和一個D/A轉(zhuǎn)換器來實現(xiàn)，其結(jié)構(gòu)如圖1所示。

 

 

圖1 DDS基本結(jié)構(gòu)

通過在數(shù)字信號鏈路上引入相位累加功能，使這種架構(gòu)成為一個數(shù)控振蕩器，同時也是高度靈活DDS器件的核心。如圖2所示，在正弦查找表之前用N-bit可變模的計數(shù)器和相位寄存器來替換地址計數(shù)器，形成一種具有“相位輪”的DDS結(jié)構(gòu)，“相位輪”上的每一點與恰好與正弦波周期波形上的每一點對應(yīng)。

 

 

圖2 可變頻DDS結(jié)構(gòu)與數(shù)字相位輪

DDS的輸出頻率為：

 

 

其中，fout為輸出頻率，M為二進(jìn)制控制字，fc為參考時鐘源，N為相位累加器的位寬(決定頻率分辨率)。

DDS發(fā)展趨勢是功能集成，在單芯片上增加數(shù)模模塊實現(xiàn)更廣泛的應(yīng)用。這些模塊主要有：

1)可編程的輸入時鐘倍頻模塊。

2)可編程幅度，相位控制模塊。

3)多波形產(chǎn)生控制模塊。

4)各種調(diào)制及掃描模塊。

1.2 系統(tǒng)方案

整個信號源系統(tǒng)主要由STM32控制器、AD9958、輸出電路、濾波電路、外圍電路和上位機(jī)配置軟件等構(gòu)成。系統(tǒng)框圖如圖3所示。

 

 

圖3 系統(tǒng)方案框圖

上位機(jī)控制軟件將需要配置(或讀取)的參數(shù)以命令的方式發(fā)送到控制器，控制器解析命令后完成對芯片的配置或讀取相應(yīng)的參數(shù)回發(fā)到上位機(jī)。系統(tǒng)采用雙通道DDS器件AD9958為頻率發(fā)生器，該器件由兩個DDS內(nèi)核構(gòu)成，頻率、幅度、相位控制字位寬分別為32bit、10bit、14bit，可滿足高分辨率信號需求。每個通道可提供獨立的頻率、幅度和相位控制，具有卓越的通道隔離度(大于72dB)。由于兩個通道采用相同系統(tǒng)參考時鐘，因此兩個通道間具有內(nèi)在的同步性，通過菊花鏈連接方式可實現(xiàn)多個器件間同步。AD9958另外一個突出的優(yōu)點是低功耗，在具有多通道DDS器件中，其功耗是最低的。通過外部控制引腳(PWR_DWN_CTL)和內(nèi)部可配置寄存器FR1[7:6]、CFR[7:6]，實現(xiàn)多種低功耗工作模式。

2 濾波器及AD9958輸出電路設(shè)計

2.1 LC橢圓低通濾波器的設(shè)計

DDS數(shù)字式的結(jié)構(gòu)特點也帶來了輸出雜散的問題。雜散的來源有：

1)DAC輸出非理想。

2)參考時鐘。

3)幅度量化誤差。

4)相位截斷。

相位截斷雜散以及與相位—幅度轉(zhuǎn)換過程相關(guān)的雜散是DDS設(shè)計中的有限相位和幅度分辨率造成的結(jié)果，對于高性能DDS可以忽略，因而雜散的主要來源是DAC非理想和參考時鐘。其中DAC輸出功率與量化噪聲比可用下式計算：

 

 

式中SQR為信噪比，B為DAC分辨率位寬，F(xiàn)FS為DAC輸出滿量程分?jǐn)?shù)(常見值為1/2,1/4,1/8/,1/16)。

在時鐘為300MHz，輸出為80MHz時，DAC采樣輸出幅度譜如圖4所示。

 

 

圖4 采樣輸出譜分析

對AD9958器件模型進(jìn)行仿真分析，在無輸出濾波器條件下得到的仿真結(jié)果如圖5所示。

 

 

圖5 直接輸出頻譜及時域波形

圖中PPT表示相位截斷雜散，DAC Images表示輸出鏡像頻率造成的雜散，DH2、DH3分別是二、三次諧波引起雜散，可見雜散分量主要由鏡像頻率分量引起。雜散數(shù)據(jù)表如表1所示。

 

 

從數(shù)據(jù)表中可知相位截斷(PPT)雜散為(-70.017dBc)，可以忽略。在DAC輸出插入低通濾波器后，AD9958輸出會明顯改善，輸出譜及波形如圖6所示。

 

 

圖6 濾波后輸出頻譜及時域波形

根據(jù)AD9958性能參數(shù)，所需設(shè)計的低通濾波器指標(biāo)如下：

類型：橢圓LC濾波器

通帶截止頻率：fc=200MHz

通帶紋波：ε=0.3

阻帶及衰減fs=230MHz，50dB

輸入輸出匹配阻抗：100Ω

最終設(shè)計出的濾波器結(jié)構(gòu)參數(shù)及仿真結(jié)果如圖7(a)、(b)所示。

 

 

圖7(a) 7階橢圓低通濾波器結(jié)構(gòu)及參數(shù)

 

 

圖7(b) 7階橢圓低通濾波器幅頻響應(yīng)

2.2 信號源輸出電路

由于AD9958頻率輸出是一個電流型輸出，等效模型為內(nèi)阻為100KΩ的電流源。DAC輸出電流的滿量程值由外部電阻RSET決定，計算公式如下：

 

 

而需要設(shè)計的信號源是電壓型輸出并能提供一定的輸出驅(qū)動能力，所以需要對ADC輸出進(jìn)行轉(zhuǎn)換，并在濾波器后插入緩沖放大器。若采用中心抽頭變壓器進(jìn)行電流電壓變換，在低頻時會造成插入損耗過大，固直接通過終端電阻來轉(zhuǎn)換。輸出驅(qū)動放大器采用高速放大器ADA4891-2。

ADA4891是一款CMOS、高速、高性能、低成本放大器，具有單電源供電，輸入電壓范圍可擴(kuò)展至負(fù)電源軌300mV以下，軌到軌輸出級使輸出擺幅可以達(dá)到各供電軌50mV以內(nèi)，以提供最大的動態(tài)范圍，線性輸出電流150mA(-50dBc時)，-3dB帶寬為240MHz，功耗僅為4.4mA。最終設(shè)計的輸出電路如圖8所示。

 

 

圖8 AD9958輸出轉(zhuǎn)換及驅(qū)動電路

3 配置平臺設(shè)計

配置平臺主要由控制器和上位機(jī)軟件構(gòu)建，二者之間通過配置接口實現(xiàn)命令數(shù)據(jù)交互，完成DDS的配置、控制，參數(shù)讀取。控制器選用STM32F107，上位機(jī)軟件以VC6.0為平臺來設(shè)計，通過串口控件MSComm實現(xiàn)通信。STM32F107是以Cortex-M3為內(nèi)核的一款32位處理器，采用該器件主要是基于以下幾點原因：

1)接口豐富，帶USART，SPI(SCK時鐘可達(dá)36MHz，單線雙線模式)。

2)含內(nèi)部FLASH，可以將配置數(shù)據(jù)保存，無需外加非易失存儲器。

3)性能優(yōu)異，功耗低。

控制器軟件流程圖如圖9所示。

 

 

圖9 STM32F107控制軟件流程圖

上位機(jī)軟件提供一個良好的可視化界面，通過獲取用戶指定有效參數(shù)(無效則給出錯誤報告)，完成下發(fā)命令、接收數(shù)據(jù)、處理下位機(jī)回發(fā)報告等任務(wù)。設(shè)計的軟件界面如圖10所示。

 

 

圖10 上位機(jī)平臺界面

用戶可通過界面完成一些常用的配置或直接對指定的AD9958寄存器進(jìn)行讀寫，還可以將配置存入FLASH，以便控制器下次啟動后可直接恢復(fù)輸出。向AD9958內(nèi)部地址0x04(CFTW0寄存器寫)入0x01a80022配置的SPI幀格式(MSB first)如圖11所示。

 

 

圖11 寫0x04寄存器的SPI幀格式

4 結(jié)語

結(jié)果表明信號源輸出特性良好，還具有集成的高、功耗低、配置靈活等優(yōu)點。為了滿足不同應(yīng)

STM32單片機(jī)中文官網(wǎng)
意法半導(dǎo)體/ST/STM