為了測試我們的PCB板的方便，JTAG這個東西被搞了出來。如果想更多的了解JTAG，大家可以去看看IEEE 1149.1的標準，如果只是和我一樣，想了解一下的話，大家可以看看Mark Zwolinski著《VHDL數字系統設計》,電子工業出版社出版了他的中文版。
沒一個JTAG兼容的元件都有一個共用的測試結構，這種結構基本單元如下：
1、測試存取端口
測試存取端口包括4個或5個為測試增加的引腳。這些引腳是：
TDI和TDO（測試數據輸入和輸出）。數據和指令通過掃描路徑送至IC。沒有辦法從指令中區分數據，或者判斷一系列位的目標是到達哪個特定的IC。因此，下面的引腳用來控制數據流向。
TMS（測試模式選擇）。與TCK引腳一起，TMS引腳用來控制一個狀態機以決定每位通過TDI到達目的地。
TCK（測試時鐘）
TRST（測試復位），這是可選的異步復位信號，很多的JTAG電路中沒有這個信號。
2、TAP控制器
TAP控制器是一個具有16個狀態的狀態機，它用來控制測試。狀態機的輸入是TCK和TMS，輸出是其它寄存器的控制信號。下圖是我在一個網站上找到的他的狀態圖，大家也可以在google的圖片里面搜索tap controller，就可以搜索到這個狀態圖。
jtag.jpg
通過這個圖可以看出，TMS腳上保持5個時鐘周期的高電平，會使得狀態機從任何狀態進入Test-Logic-Reset。TAP控制器發出的控制信號用來啟動器件中的其它寄存器。這樣，如果到達TDI的位序列合適，就將被送到指令寄存器或者特別的數據寄存器。
3、測試數據寄存器（Test Data Registers）
一個與邊界掃描兼容的元件必須將其所有的輸入和輸出連接至掃描路徑。一下描述的特殊單元用來實現掃描寄存器。另外，必須有一位的旁路寄存器，這樣可以通過繞開元件的邊界掃描寄存器來縮短掃描路徑。另外還需要一些其他的寄存器，例如，一個IC可能需要一個標志寄存器，這個寄存器的內容可以通過掃描訪問來確定PCB板上是否裝配了正確的IC。同樣，我們可以通過邊界掃描接口訪問器件的內部掃描路徑。某些可編程邏輯生產商允許使用邊界掃描器件來對器件進行編程，因此，另一種可能的數據寄存器是配置寄存器。
4、指令寄存器（Instruction Register）
指令寄存器至少有2位，這依賴于實現的測試數目。它定義了測試數據寄存器的使用。指令寄存器還產生進一步的控制信號。
邊界掃描單元有四種操作模式：
1、普通模式。一般的系統數據從In傳輸至OUT
2、掃描模式。shfiterDR選擇SCAN_IN引腳，ClockDR提供掃描路徑時鐘。ShifterDR值由Tap控制器中相似的名稱的狀態得來。當TAP控制器處于狀態capture-DR或者shifter-DR時，斷言ClockDR
3、捕捉模式。ShiftDR選擇In引腳，數據由ClockDR時鐘送入掃描路徑寄存器來對系統進行快照
4、更新模式。在捕捉或者掃描之后，數依據通過UpdateDR一個時鐘沿從左邊沿觸發送至OUT。

STM32/STM8

意法半導體/ST/STM