蘋果公司宣布推出M1 Ultra，再一次讓愛好者和分析人士大吃一驚，M1 Ultra是M1 Max的變形，有效地將兩塊芯片融合為一塊芯片。其結果是，軟件將這種雙芯片設計視為一塊硅片。2022年3月，英偉達在其GPU技術大會上發布了類似的消息。該公司的首席執行官黃仁勛宣布，該公司將兩塊新款Grace CPU處理器融合為一塊“超級芯片”。

不過，這兩個公告的市場目標并不相同。蘋果將目光投向了消費者和專業工作站領域，而英偉達則想在高性能計算領域展開競爭。目標上的差異越發凸顯了一系列挑戰將很快終結單塊芯片設計時代。

多芯片設計并不新鮮，但最近5年，其受歡迎程度明顯上升，超微半導體公司（AMD）、蘋果、英特爾和英偉達都有不同程度的涉足。AMD采用芯粒設計Epyc和Ryzen處理器。英特爾則計劃效仿Sapphire Rapids，這是一種即將推出的服務器市場架構，采用名為“磁貼”（tiles）的芯粒。目前，蘋果和英偉達已經加入了這一行列，但其設計注重完全不同的用例。

現代芯片生產的固有挑戰驅動了向多芯片設計的轉變。晶體管小型化進程在減緩，而尖端設計中晶體管數量的增長卻毫無放緩的跡象。 蘋果的M1 Ultra擁有1140億個晶體管和約860平方毫米的芯片面積或制造面積。（雖然暫無M1 Ultra的官方數據，不過一塊M1 Max芯片的芯片面積為432平方毫米。）英偉達Grace CPU的晶體管數量也尚未公開，但與其一起發布的Hopper H100 GPU包含800億個晶體管。

還有，2019年AMD發布的64核Epyc Rome處理器有395億個晶體管。Counterpoint Research的分析師阿克沙拉?巴希（Akshara Bassi）在一封郵件中表示：“借助多芯片模塊封裝，芯片制造商（讓晶體管數量為十億以上的器件）有了更高的電源效率和（比）單芯片設計方案更好的性能，因為芯片面積越大，晶圓成品率的問題就會越突出。”除了創業公司Cerebras在嘗試跨整個硅晶圓制造芯片外，芯片行業似乎一致認為，單芯片設計太麻煩了，不值得投入。 轉向芯粒與芯片制造商的支持是同步的。臺積電在早期就順應了這種趨勢，該公司提供了一套名為3DFabric的高級封裝。

AMD在一些Epyc和Ryzen處理器設計中使用了屬于3DFabric框架的技術，蘋果的M1 Ultra中也幾乎肯定地使用了相關技術。（蘋果尚未證實這一點，但M1 Ultra由臺積電生產。）英特爾有自己的封裝技術，例如EMIB和Foveros。雖然該公司的芯片制造技術原本僅為獨家使用，但隨著英特爾代工服務的開放，該技術與行業產生了更廣泛的關聯。

Hyperion Research的高級分析師馬克?諾索科夫（Mark Nossokoff）在一封郵件中說：“基礎半導體設計、生產和（芯粒）封裝的生態系統已經發展到要為設計節點提供支持，并經濟、可靠地產出基于芯粒的解決方案。無縫集成芯粒功能的軟件設計工具也已經（顯著）成熟。” 芯粒會繼續存在，但目前，這個領域還是一個個孤島。

AMD、蘋果、英特爾和英偉達的互連設計都各自采用獨特的封裝技術。 通用芯粒互連規范（UCIe）希望將行業整合在一起。該開放標準于2022年3月2日發布，它提供了一個針對“有成本效益”性能的“標準”2D封裝，以及一個針對尖端設計的“高級”封裝。UCIe還通過PCIe和CXL支持封裝外連接，可用于高性能計算環境中多個機器間的多芯片連接。

UCIe只是一個開始，而行業對該標準的接受程度如何還有待觀察。“最初推廣UCIe的創始成員代表了一批杰出貢獻者，他們來自廣泛的技術設計和制造領域，包括高性能計算生態系統。”諾索科夫說，“但還有許多大企業尚未加入，包括蘋果、AWS、博通公司、IBM和英偉達。” 英偉達已經推出了定制硅集成互連NVLink-C2C，成為UCIe的潛在競爭對手。

類似UCIe和NVLink-C2C的平臺可能會制定一些競賽規則，但不太可能改變正在進行的競賽名稱。蘋果的M1 Ultra可以被視為礦井中的金絲雀，這表明多芯片設計正在走向你身邊的家用計算機。?

審核編輯：劉清