本文所設計的發動機參數采集器系統需要多個串行口與外界進行數據通信，而TI公司的TMS320C31數字信號處理器設計串口的方法一般是利用通用的I/O口線來構成串口，并由軟件來設定波特率。這在DSP使用率較低的情況下比較有用;但是當通信實時性要求較高時，就應該通過擴展異步通信芯片來實現高速串行通信。

　　對于并口的設計方法，因為DSP輸入/輸出資源有限，因此，只能利用擴展異步通信芯片或者總線接口來擴展打印口。EXAR公司的異步通信芯片ST16C554正是可以同時實現擴展串行口和并行口通信的理想芯片。該芯片內含4個16C550異步通信單元，每個單元獨立控制發送與接收，且具有16字節FIFO以減少中斷請求次數，波特率發生器可編程。可以利用單一的中斷源來管理多個擴展串口，并保證多個串口中斷的無漏檢測與應答。16C554與DSP的連接如圖2所示。16C554內部共有12個寄存器，可分別用于對通信參數的設置、對線路狀態的訪問、數據的發送和接收以及中斷管理等功能。通過外加電平轉換芯片就可以實現RS232，RS422，RS485通信(本文所設計的發參系統沒有采用RS485通信)。

?

　　2.4 串行口中斷處理說明

　　DSP TMS320C31不支持邊沿觸發中斷方式只支持電平觸發中斷方式，而串行口ST16C554為邊沿觸發中斷方式，因此需用CPLD將上邊沿轉化為一個脈寬合適的低電平窄脈沖。由于TMS320C31正H1時鐘的下降沿檢測中斷引腳，因此，低電平窄脈沖的脈寬必須大于一個H1。另一方面，TMS320C31每兩個H1時鐘周期在同一個中斷引腳檢測一次中斷，因此為了使DSP能識別外中斷而且不被重復檢測以免再次進入中斷使系統混亂，必須使低電平窄脈沖的脈寬τ滿足：1T≤τ≤2 T(T為H1/H3的周期)。

　　因為DSP外部中斷引腳為4個，可用外部中斷只有3個，而4路串口可以產生4個中斷源，因此需通過CPLD處理，最后產生1路中斷送至DSP，處理原理為當4路中任何一路有中斷請求時就產生中斷信號，并將4路中斷的狀態存入寄存器，DSP可利用數據線訪問寄存器以確定具體是哪路產生的中斷。

　　串行口中斷處理仿真圖如圖3所示，功能是把串行口中斷高電平轉換為2個H3寬度的低脈沖。

?

　　3 軟件設計

　　本文使用的CPLD開發系統是Xilinx公司的ISE 6.x系列，該開發工具功能強大，使用方便。使用美國國防部開發的超高速集成電路硬件描述語言(VHDL)、Verilog公司開發的Verilog HDL和電路圖(schematic)中的任意一種設計方法均可。

　　3.1 CPLD的邏輯實現

　　系統通過地址線來對外部接口器件進行尋址，16C554的片選信號是通過CPLD來實現的，下面給出了VerilogHDL描述語言的程序：

?