?

　　介紹一種基于FPGA的網(wǎng)絡(luò)圖像采集處理系統(tǒng)設(shè)計(jì)，該系統(tǒng)采用單片F(xiàn)PGA，實(shí)現(xiàn)了圖像的采集、壓縮和網(wǎng)絡(luò)傳輸功能，具有體積小，集成度高，算法升級(jí)靈活方便的特點(diǎn)。詳述了模塊的圖像采集邏輯、RAM控制邏輯、壓縮算法邏輯和網(wǎng)絡(luò)傳輸功能的實(shí)現(xiàn)方法。測(cè)試結(jié)果表明，系統(tǒng)運(yùn)行穩(wěn)定，性能滿(mǎn)足要求。本文介紹一種基于單片F(xiàn)PGA實(shí)現(xiàn)圖像采集、處理和網(wǎng)絡(luò)傳輸?shù)脑O(shè)計(jì)方案。

　　1 總體設(shè)計(jì)

　　總體框圖如圖1所示，系統(tǒng)采用Altera公司推出的StratixⅡ系列EP2S60F484型號(hào)FPGA作為圖像采集處理和網(wǎng)絡(luò)傳輸?shù)暮诵模?a href="http://www.xsypw.cn/v/" target="_blank">視頻A/D采用ADV7181B芯片，支持PAL，NTSC和SECAM多種制式視頻輸入。圖像采集處理在FPGA內(nèi)部實(shí)現(xiàn)，主要有3部分，分別為圖像采集模塊、RAM控制模塊和JPEG編碼器。NiosⅡ處理器作為主處理器，主要是通過(guò)I2C模塊對(duì)ADV7181B進(jìn)行配置，控制JPEG編碼器和實(shí)現(xiàn)圖像的網(wǎng)絡(luò)傳輸功能。

?

　　2 主要功能模塊設(shè)計(jì)

　　2.1 圖像采集模塊

　　圖像采集模塊主要實(shí)現(xiàn)圖像信號(hào)檢測(cè)和圖像裁剪的功能。

　　CCD攝像頭輸出的視頻信號(hào)經(jīng)過(guò)ADV7181B芯片解碼，輸出符合ITU-R BT.601標(biāo)準(zhǔn)的數(shù)據(jù)流。圖2所示為ADV7181B輸出的行同步信號(hào)參數(shù)和YCrCb信號(hào)時(shí)序圖。當(dāng)輸出“FF 00 00 XY”時(shí)，表示有效圖像數(shù)據(jù)的開(kāi)始或者結(jié)束。其中XY[4]=0表示圖像數(shù)據(jù)開(kāi)始信號(hào)(SAV信號(hào));XY[4]=1表示圖像數(shù)據(jù)結(jié)束信號(hào)(EAV信號(hào));XY[6]=0表示奇場(chǎng)信號(hào);XY[6]=1表示偶場(chǎng)信號(hào)。通過(guò)檢測(cè)EAV和SAV信號(hào)，分奇偶場(chǎng)提取有效的圖像數(shù)據(jù)。

?

　　根據(jù)輸出圖像大小的不同要求，需要對(duì)圖像進(jìn)行裁剪。構(gòu)造一個(gè)裁剪檢測(cè)電路，如圖3所示。利用像素時(shí)鐘和水平同步信號(hào)、垂直同步信號(hào)進(jìn)行計(jì)數(shù)，根據(jù)圖像輸出大小要求，設(shè)定比較器數(shù)值，當(dāng)行列有效計(jì)數(shù)的數(shù)值在比較器設(shè)定的范圍之內(nèi)，檢測(cè)電路使RAM處于寫(xiě)使能狀態(tài)，把圖像數(shù)據(jù)存入RAM。系統(tǒng)默認(rèn)的圖像輸出大小是720×576像素，如果圖像輸出大小為512×512像素，那么行有效計(jì)數(shù)中的比較器數(shù)值分別為52和308，提取奇場(chǎng)和偶場(chǎng)中的第53行到第308行數(shù)據(jù)。同理，列有效計(jì)數(shù)中比較器分別為16和272。

　　2.2 RAM控制模塊

　　RAM控制模塊通過(guò)乒乓操作對(duì)圖像數(shù)據(jù)進(jìn)行緩存和讀取，系統(tǒng)只存取圖像的亮度信號(hào)，即Y信號(hào)。乒乓操作的處理流程如下：在第1場(chǎng)時(shí)間，將圖像數(shù)據(jù)緩存到SRAM1;在第2場(chǎng)時(shí)間，將圖像數(shù)據(jù)緩存到SRAM2，同時(shí)將SRAM1的數(shù)據(jù)送到JPEG編碼器進(jìn)行圖像壓縮;在第3場(chǎng)時(shí)間，將圖像數(shù)據(jù)緩存到SRAM1，同時(shí)將SRAM2的數(shù)據(jù)送到JPEG編碼器進(jìn)行圖像壓縮，依此循環(huán)。將圖像數(shù)據(jù)保存到SRAM時(shí)，由視頻采集模塊的行有效計(jì)數(shù)器和場(chǎng)有效計(jì)數(shù)器產(chǎn)生RAM寫(xiě)入地址。

　　由于圖像數(shù)據(jù)是按照奇偶場(chǎng)先后傳輸?shù)模瑸榱说玫揭桓蓖暾膱D像，需要將奇偶場(chǎng)數(shù)據(jù)合并。RAM控制模塊先將奇場(chǎng)數(shù)據(jù)寫(xiě)入RAM奇數(shù)行中，即奇場(chǎng)第1行存在RAM的第1行，奇場(chǎng)第2行存在RAM的第3行，依此類(lèi)推直到奇場(chǎng)288行數(shù)據(jù)全部存完為止;再將偶場(chǎng)數(shù)據(jù)寫(xiě)入RAM的偶數(shù)行中，即偶場(chǎng)第1行存在RAM的第2行，奇場(chǎng)第2行存在RAM的第4行，依此類(lèi)推直到偶場(chǎng)288行數(shù)據(jù)全部存完為止。