二、80C186XL DRAM控制器的設計與運行

　　DRAM存在著大量、復雜的時序要求，其中訪問時間的選擇、等待狀態以及刷新方法是至關重要的。DRAM控制器必須正確響應80C186XL的所有總線周期，必須能將DRAM的部周期和其它訪問周期分辨出來，其訪問速度必須足夠快，以避免不必要的等待周期。

　　在設計時，我們采用XC95C36-15 CPLD［2］以及4Mbits的V53C8258［3］DRAM作范例。15ns的CPLD，速度相對較高，價格比較便宜。用它設計成的DRAM控制器允許80C186XL的工作速度高達20MHz，并且XC95C36有異步時鐘選擇項。這種特性對本設計有很大的好處。

　　圖3是80C186XL DRAM控制器和存儲器的功能框圖。

　　DRAM控制器由80C186XL狀態信號S2、S1和S0的解碼來檢測總線的開始、類型和結束。這些狀態線是在CLKOUT的上升沿開始有效，在CLKOUT的下降沿失效的。DRAM控制器發出的RAS和CAS信號應該在CLKOUT的下降沿同時有效，行列地址應該在CLKOUT上升沿附近提供。

　　DRAM控制器應該在CLKOUT的兩個沿都應能正常操作。通過啟用XC95C36的異步時鐘選擇項，每個XC95C36宏單元可以從可編程與陣列獲得時鐘。DRAM控制器使用80C186XL的CLKOUT信號作時鐘輸入。

　　DRAM控制器主要由兩個相互聯的狀態機構成。這兩個狀態機，使得DRAM的控制與80C186XL是否進行等待狀態無關。狀態機A和地址多路控制信號（MUX）在CLKOUT的上升沿鎖存。狀態機B和RAS及CAS的邏輯在CLKOUT的下降沿鎖存。DRAM控制器完整的VHDL語言的源代碼可Email給cnhsx@sina.com索取。

　　DRAM控制器的狀態圖如圖4所示，狀態機A和B的起始條件分別是A0和B0。狀態機A初始化DRAM控制器的序列，狀態機B終止該序列。

　　在T2的下降沿，RAS邏輯采樣狀態機A的狀態，鎖存的地址線和總經狀態信號。如果狀態機A在A1狀態（存儲器讀、寫或刷新周期）并且總線周期為DRAM使用，則XC95C36插入RAS信號。

　　在T2的上升沿，狀態機A也采樣鎖存的地址線。如果總線周期被DRAM占用，狀態機A將從狀態A1轉移到A2，否則狀態機A轉換到A3。至此控制轉移到狀態機B。MUX邏輯采樣RAS和BHE引腳的狀態。如果RAS有效（指示DRAM在訪問），并且總線周期下是刷新周期，XC95C36將插入MUX。MUX在行列地址之間切換，以便進行DRAM的讀寫操作。

　　在T3的下降沿，狀態機B采樣狀態機A。如果狀態機A處于狀態A2（DRAM訪問）或狀態A3（存儲器讀或寫，但不是DRAM訪問），狀態機B從狀態B0轉到B1。如果總線周期是一個DRAM訪問周期，XC95C36繼續保持RAS有效。CAS邏輯采樣MUX的狀態、鎖存地址A0、BHE和總線周期狀態。如果MUX有效（指示DRAM讀或寫），并且訪問低字節，則XC95C36插入LCAS；如果MUX有效，并且微處理器訪問高字節，XC95C36插入UCAS。DRAM讀訪問和DRAM刷新訪問不同之處在于：對刷新來說，不需要MUX、UCAS和LCAS。

　　在T3的上升沿，狀態機A等待狀態機B中斷此序列。如果MUX有效（DRAM讀或寫），它將保持有效。

　　有下一個降沿，狀態機B采樣總線狀態信號。如果狀態信號仍然有效，則此狀態為等待狀態Tw，狀態機B保持在狀態B1。如果這個狀態是等待狀態，并且RAS有效（DRAM訪問），RAS保持有效；如果狀態為等待狀態，并且UCAS和LCAS有效（DRAM讀或寫），UCAS和LCAS保持有效。

　　在等待狀態的上升沿，狀態機A繼續等待狀態機B來中斷此序列。如果MUX有效（DRAM讀或寫），則它在T3狀態里保持有效。

　　如果微處理器狀態信號無效，這個狀態則是一個T4狀態，狀態機B從B1轉到B2.如果狀態是一個T4狀態，并且RAS有效（DRAM訪問），則RAST4狀態，并且RAS有效（DRAM訪問），則RAS邏輯也檢測無效狀態信號，并且XC95C36關閉RAS信號；如果狀態是一個T4狀態，并且UCAS和LCAS有效（DRAM讀或寫），則CAS邏輯也采樣總線狀態信號；如果狀態信號無效，則XC95C36關閉UCAS和LCAS信號。

　　在T4的上升沿，狀態機A采樣狀態機B的狀態。在狀態機B處于B2狀態的情況下，狀態機A從A2狀態（DRAM訪問）或A3狀態（存儲器讀或寫，但不是DRAM訪問）轉到A0。如果MUX有效，MUX邏輯檢查RAS的狀態；如果RAS無效（指示一個終止周期），XC95C36關閉MUX。

　　在下一個CLKOUT下降沿，狀態機B無條件地從狀態B2轉到B0，終止DRAM序列?？刂妻D移給狀態機A。