隨著社會生產與研究設計對噴繪產品高速化的需求與日俱增，傳統的數字噴墨式印刷機已經不能滿足這種需求。而大幅面高速彩色噴繪機無論是在數據的傳輸速度還是在打印的質量上都超過了傳統的數字噴墨式印刷機。但是，大幅面高速彩色噴繪機的技術并不是十分成熟，還有許多的地方可以改進。

　　近年來，隨著微電子設計技術與工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路逐步發展到今天的專用集成電路(ASIC)。ASIC的出現降低了產品的生產成本，提高了系統的可靠性，縮小了電路的物理尺寸，推動了社會的數字化進程[1]。數字電路設計當中用FPGA來實現FIFO的功能可以更好地解決并行性和實時性問題，而且用FPGA實現的FIFO更容易修改和測試，可以降低成本和縮短開發周期。

　　1像素數據傳輸定時分析

　　像素數據傳輸時序如圖1所示，像素數據傳輸在CLK的同步下進行，每次傳送256×2bit，使用256個CLK時鐘。在傳輸開始前和傳輸結束后，CLK應該保持在高電平。每次傳輸完后，等待3個連續的像素時鐘(PIXELCLK)，即點火信號，3個點火信號使存儲在噴頭中的像素數據完成點火輸出。第一個點火脈沖有數據鎖存的功能，在該脈沖過后，前次接收的數據完成鎖存，可以開始下一次的數據移位輸入工作，盡管此時上一次輸入的像素數據還沒有消耗完。因此，可實現數據傳輸和點火同時進行。在第一個點火脈沖到來期間，像素數據和像素時鐘應該保持不變。

?

　　2像素數據格式

　　像素數據分為點火和不點火兩種，點火的(噴出的)像素其數據要求為D2D1D0(D6D5D4)=111，不點火的(不噴出的)像素要求D2D1D0(D6D5D4)=000。因此，實際傳輸時可采用兩條信號線，一條負責D2D1D0的像素，另一條負責D6D5D4的像素，而在數據進入噴頭之前，將輸入的1信號展開成111，0信號展開成000即可。這樣可用兩條信號線實現6條信號線的功能。

　　每次傳送，一個噴頭所需要的數據為512bit，其中，第0和第511bit必須為0，實際完成510孔數據的傳送，但是數據傳送使用的是256個CLK時鐘，每時鐘傳送2bit。分作兩條信號線傳輸，一條是D2D1D0負責256~511孔的數據傳送，D6D5D4負責0~255孔的數據傳送。這就要求有一種電路，先緩沖256~511孔的數據，再將0~255孔的數據與之合并后同時傳送到噴頭。

　　如考慮圖像的存儲格式，噴頭應該倒置，即510孔的位置在前，0孔的位置在后，即實際的像素數據的順序號與噴頭的孔號相反，噴頭的像素數據如表1所示。