電子發燒友網：在我看來，想要成為一名合格的FPGA設計者，需要掌握很多知識和技巧。本文就針對FPGA設計入門者需要掌握的基本功及設計原則展開分析，希望對大家有幫助。

　　一.5大基本功

　　最基本的5項是：仿真、綜合、時序分析、調試、驗證。對于FPGA設計者來說，在練好這5項基本功的同時也能夠加強相應的EDA工具的使用熟練程度。

　　1. 仿真：Modelsim, Quartus II(Simulator Tool)

　　2. 綜合：Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)

　　3. 時序：Quartus II (TimeQuest Timing Analyzer, Technology Map Viewer, Chip Planner)

　　4. 調試：Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)

　　5. 驗證：Modelsim, Quartus II(Test Bench Template Writer)

　　掌握HDL語言雖然不是FPGA設計的全部，但是HDL語言對FPGA設計的影響貫穿于整個FPGA設計流程中，與FPGA設計的5項基本功是相輔相成的。

　　對于FPGA設計者來說，用好“HDL語言的可綜合子集”可以完成FPGA設計50%的工作——設計編碼。

　　練好仿真、綜合、時序分析這3項基本功，對于學習“HDL語言的可綜合子集”有如下幫助：

　　1. 通過仿真，可以觀察HDL語言在FPGA中的邏輯行為。

　　2. 通過綜合，可以觀察HDL語言在FPGA中的物理實現形式。

　　3. 通過時序分析，可以分析HDL語言在FPGA中的物理實現特性。

　　對于FPGA設計者來說，用好“HDL語言的驗證子集”，可以完成FPGA設計另外50%的工作——調試驗證。

　　1. 搭建驗證環境，通過仿真的手段可以檢驗FPGA設計的正確性。

　　2. 全面的仿真驗證可以減少FPGA硬件調試的工作量。

　　3. 把硬件調試與仿真驗證方法結合起來，用調試解決仿真未驗證的問題，用仿真保證已經解決的問題不在調試中再現，可以建立一個回歸驗證流程，有助于FPGA設計項目的維護。

　　FPGA設計者的這5項基本功不是孤立的，必須結合使用，才能完成一個完整的FPGA設計流程。反過來說，通過完成一個完整的設計流程，才能最有效地練習這5項基本功。對這5項基本功有了初步認識，就可以逐個深入學習一些，然后把學到的知識再次用于完整的設計流程。如此反復，就可以逐步提高設計水平。采用這樣的循序漸進、螺旋式上升的方法，只要通過培訓入了門，就可以自學自練，自我提高。