在我的上一篇博客中我介紹了利用Zynq SoC上的兩個ARM Cortex-A9 MPCore處理器執行不同的任務程序，實現非對稱的多進程處理模式的概念。我期望你能坐得住因為這篇博客有點長，但是我們會有收獲，到最后我們會讓我們的AMP系統啟動并運行，在我們實現AMP系統啟動并運行之前會進行很多步的準備工作，但是這些都非常的簡單所以不用擔心。

在Zynq SoC上搭建AMP系統的關鍵是配置好一個啟動引導加載程序，第一階段的加載程序執行完畢后處理器會尋找這個執行文件并加載到內存中。不幸的是我使用的Vivado工具是2014.1版本（因為我最近在搬家沒有網絡所以不能下載最新的版本），當我們生成FSBL（第一階段啟動加載文件）時這個版本不支持AMP，因此為了能夠完成這個例程我將使用賽靈思應用筆記XAPP1079中提供的修改過的FSBL文件和standalone OS文件。（源文件下載鏈接 ）

下載好壓縮包文件后第一部是將文件解壓到你期望的工作目錄下，并給文件夾重命名為SRC。這些文件包含了修改過的FSBL和standalone OS文件。我們需要讓SDK軟件能夠找到這些文件，因此下一步是要設置更新一下SDK存儲庫目錄讓SDK能夠找到這些文件。在SDK軟件菜單來點擊Xilinx tools，在下拉菜單中選擇repositories，創建一個新的存儲庫文件目錄，路徑為<你的工作目錄>\app1079\design\work\sdk_repo，具體如下圖所示：

添加好存儲庫后下一步就是要生成以下文件：
AMP第一階段啟動引導加載程序
Core 0 的應用程序
Core 1 的應用程序

我們要為每個處理器內核生成BSP（板級支持包）文件：
第一步是創建FSBL,選擇file -> new application -> project,這樣才能夠讓我們創建一個FSBL工程,實現AMP處理模式,這些步驟和以前沒什么區別,但是我們選擇Zynq FSBL for AMP 模板,代替以前選擇的Zynq FSBL模板.

接下來我們要為第一個處理器內核創建應用程序,這步同樣很簡單。以前我們已經做過很多次了，這里要確保選擇的是Core 0 和standalone OS并且創建自己的BSP文件。

一旦我們為內核創建了應用程序，我們需要正確的定義DDR內存的映射地址，因為程序將從這些地址開始執行。我們需要編輯鏈接腳本，如下圖所示顯示除了DDR內存的基地址和大小。這一步很重要，如果我們不能正確的為Core 0和 Core 1定義內存地址和大小，在程序執行的過程中就會產生內核間的沖突，出現段地址錯誤。

現在我們就可以編寫Core 0執行程序的代碼了。這部分是AMP 系統的核心，它將從Core 1開始執行程序代碼。我們要在應用程序代碼中包含以下部分代碼。這部分代碼禁止了Zynq SoC片上存儲的緩存功能，定義了Core 1的起始地址，這個地址是Core 1的內存映射地址范圍之內的，具體可以查看先前定義的鏈接腳本。一旦Core 0 執行Set Event（SEV）命令，就會讓Core 1開始執行它負責的程序代碼。

下一步是要為Core 1創建BSP文件，我們將使用修改過的standalone OS模板（standalone_amp）,這個模板禁止了PS部分的監聽控制單元（SCU）的重復初始化。因此，我們不能允許自動生成BSP文件，這與Core 0的操作是有區別的。還有就是確認在CPU的選擇項中選擇的是Core 1。

既然我們已經為Core 1創建了BSP文件，但是在我們編寫Core 1執行的應用程序代碼之前，我們要修改BSP的一些設置，這一步非常簡單，需要在驅動配置對話框中增加一個額外的編譯標志---–DUSE_AMP=1，具體操作參照下圖：

?

完成以上這些操作后，我們就可以為Core 1創建應用程序。按照下圖所示，確保處理器選擇的是Core 1，BSP選擇的是前面步驟中剛剛建立的amp_core1_bsp。