FPGA設(shè)計(jì)中的約束文件有3類：用戶設(shè)計(jì)文件（.UCF文件）、網(wǎng)表約束文件（.NCF文件）以及物理約束文件（.PCF文件），可以完成時(shí)序約束、管腳約束以及區(qū)域約束。3類約束文件的關(guān)系為：用戶在設(shè)計(jì)輸入階段編寫UCF文件，然后UCF文件和設(shè)計(jì)綜合后生成NCF文件，最后再經(jīng)過實(shí)現(xiàn)后生成PCF 文件。UCF文件是ASC 2碼文件，描述了邏輯設(shè)計(jì)的約束，可以用文本編輯器和Xilinx約束文件編輯器進(jìn)行編輯。NCF約束文件的語法和UCF文件相同，二者的區(qū)別在于： UCF文件由用戶輸入，NCF文件由綜合工具自動(dòng)生成，當(dāng)二者發(fā)生沖突時(shí)，以UCF文件為準(zhǔn)，這是因?yàn)閁CF的優(yōu)先級(jí)最高。PCF文件可以分為兩個(gè)部分：一部分是映射產(chǎn)生的物理約束，另一部分是用戶輸入的約束，同樣用戶約束輸入的優(yōu)先級(jí)最高。一般情況下，用戶約束都應(yīng)在UCF文件中完成，不建議直接修改 NCF文件和PCF文件。
約束文件的后綴是.ucf，所以一般也被稱為UCF文件。創(chuàng)建約束文件有兩種方法，一種是通過新建方式，另一種則是利用過程管理器來完成。

第一種方法：新建一個(gè)源文件，在代碼類型中選取“Implementation Constrains File”，在“File Name”中輸入約束文件的名稱。單擊“Next”按鍵進(jìn)入模塊選擇對(duì)話框，選擇要約束的模塊，然后單擊“Next”進(jìn)入下一頁，再單擊“Finish” 按鍵完成約束文件的創(chuàng)建。
第二種方法：在工程管理區(qū)中，將“Source for”設(shè)置為“Synthesis/Implementation”。“Constrains Editor”是一個(gè)專用的約束文件編輯器，雙擊過程管理區(qū)中“User Constrains”下的“Create Timing Constrains”就可以打開“Constrains Editor”。
需要注意的是，UCF文件是大小敏感的，端口名稱必須和源代碼中的名字一致，且端口名字不能和關(guān)鍵字一樣。但是關(guān)鍵字NET是不區(qū)分大小寫的。
UCF文件的語法說明：
1．語法
UCF文件的語法為：
{NET|INST|PIN} "signal_name" Attribute;
其中，“signal_name”是指所約束對(duì)象的名字，包含了對(duì)象所在層次的描述；“Attribute”為約束的具體描述；語句必須以分號(hào)“；”結(jié)束。可以用“#”或“”添加注釋。需要注意的是：UCF文件是大小寫敏感的，信號(hào)名必須和設(shè)計(jì)中保持大小寫一致，但約束的關(guān)鍵字可以是大寫、小寫甚至大小寫混合。例如：
NET "CLK" LOC = P30;
“CLK”就是所約束信號(hào)名，LOC = P30；是約束具體的含義，將CLK信號(hào)分配到FPGA的P30管腳上。
對(duì)于所有的約束文件，使用與約束關(guān)鍵字或設(shè)計(jì)環(huán)境保留字相同的信號(hào)名會(huì)產(chǎn)生錯(cuò)誤信息，除非將其用" "括起來，因此在輸入約束文件時(shí)，最好用" "將所有的信號(hào)名括起來。2．通配符
在UCF文件中，通配符指的是“*”和“?”。“*”可以代表任何字符串以及空，“?”則代表一個(gè)字符。在編輯約束文件時(shí)，使用通配符可以快速選擇一組信號(hào)，當(dāng)然這些信號(hào)都要包含部分共有的字符串。例如：
NET "*CLK?" FAST;
將包含“CLK”字符并以一個(gè)字符結(jié)尾的所有信號(hào)，并提高了其速率。
在位置約束中，可以在行號(hào)和列號(hào)中使用通配符。例如：
INST "/CLK_logic 遍歷level1種的模塊，但不遍歷更低層的模塊管腳和區(qū)域約束語法（也可以通過Floorplanner約束）
LOC約束是FPGA設(shè)計(jì)中最基本的布局約束和綜合約束，能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置，可實(shí)現(xiàn)絕對(duì)定位、范圍定位以及區(qū)域定位。此外， LOC還能將一組基本單元約束在特定區(qū)域之中。LOC語句既可以書寫在約束文件中，也可以直接添加到設(shè)計(jì)文件中。換句話說，ISE中的FPGA底層工具編輯器（FPGA Editor）、布局規(guī)劃器（Floorplanner）和引腳和區(qū)域約束編輯器的主要功能都可以通過LOC語句完成。
LOC語句語法
INST "instance_name " LOC = location;
其中“l(fā)ocation”可以是FPGA芯片中任一或多個(gè)合法位置。如果為多個(gè)定位，需要用逗號(hào)“,”隔開，如下所示：
LOC = location1,location2,...,locationx;
目前，還不支持將多個(gè)邏輯置于同一位置以及將多個(gè)邏輯至于多個(gè)位置上。需要說明的是，多位置約束并不是將設(shè)計(jì)定位到所有的位置上，而是在布局布線過程中，布局器任意挑選其中的一個(gè)作為最終的布局位置。范圍定位的語法為：
INST “instance_name” LOC=location:location [SOFT];
表 常用的LOC定位語句
常用的LOC定位語句

使用LOC完成端口定義時(shí)，其語法如下：
NET "Top_Module_PORT" LOC = "Chip_Port";
其中，“Top_Module_PORT”為用戶設(shè)計(jì)中頂層模塊的信號(hào)端口，“Chip_Port”為FPGA芯片的管腳名。
LOC語句中是存在優(yōu)先級(jí)的，當(dāng)同時(shí)指定LOC端口和其端口連線時(shí)，對(duì)其連線約束的優(yōu)先級(jí)是最高的。

2．LOC屬性說明