復位操作消耗的資源遠比你想象的要多

在FPGA設計中，我們往往習慣在HDL文件的端口聲明中加入一個reset信號，卻忽略了它所帶來的資源消耗。仔細分析一下，竟會有如此之多的影響：
復位網絡需要占用布線資源
導致其余信號的布線信號受到影響，降低了它們布線的自由度。
增加的布線網絡往往需要使用更高速率的芯片。
復位網絡占用大量布線資源，使得Place&Route的時間大大增加，如果電腦是老爺機則讓人十分痛苦。
復位信號需要占用大量的邏輯資源
復位信號需要使用觸發器的專用復位管腳。
可操作的復位信號往往導致D觸發器的輸入前增加額外的門操作或專用的復位信號輸入。
增大整個設計 的尺寸。
額外的邏輯消耗降低了系統的性能。
阻止了使用高效特征，如Xilinx FPGA特有的SRL16E 移位寄存器。
SRL16E可以在一個LUT中實現多達16個觸發器。
SRL16E 實現的虛擬觸發器不支持復位操作，這使得HDL設計中帶有復位操作時，綜合工具無法有效利用SRL16E 資源。有可能增加多達16倍的資源消耗。
在Xilinx網站的白皮書 WP275 .pdf:《Get your Priorities Right - Make your Design Up to 50% Smaller》中提到了復位信號是如何影響FPGA資源利用率的，有興趣的朋友可以去讀一下。

總結一下，Xilinx FPGA設計中一般不需要插入全局復位網絡，這樣我們在寫程序的時候就不必每個模塊都加入reset端口了，既方便了程序書寫，又減小了編譯時間，還減少了資源占用。絕大多數情況下，重配置或者上電過程中，所有的觸發器和RAM等都可以被預設初始狀態，所以全局復位是完全沒有必要的，因為所有的信號都已經具有明確的初值！Xilinx FPGA都已經經過充分驗證，所以掃描邏輯和運行測試向量都不再是必須的操作，全局復位作為這些操作的一部分自然也不再需要。
復位操作還會影響到器件的資源占用、布局布線和實現效果，所以及時非得使用復位操作，也可以在局部仔細地設計復位網絡。FPGA的設計真是博大精深，好多感覺上是約定俗成的東西，在實際實現中竟然有時候是完全不合理的。歡迎大家一起討論。