(3)FPGA：完成基帶數字信號處理功能。經過對芯片面積、邏輯資源、I/O資源分析，將FPGA功能劃分為：主FPGA負責跳擴信號的解跳、捕獲流程控制、多片FPGA之間通信控制；副FPGA在主FPGA控制下完成跳擴信號并行捕獲；所有1+N片FPGA同步工作，工作時鐘鎖相到主FPGA工作時鐘。

(4)PROM：用于存儲FPGA配置信息，捕獲系統加電時完成對FPGA的加載。PROM1連接到主FPGA的SelectMAP模式配置引腳，PROM2連接到副FPGA的配置引腳[9]。

2.2 主FPGA軟件設計

主FPGA完成捕獲控制、多FPGA通信和解跳解擴功能。模塊間信號流圖如圖2所示，由于篇幅所限未標明時鐘clk和復位rst信號。模塊命名和功能如下：

(1)AcqCtrl：捕獲總控制

捕獲啟動和停止，捕獲流程控制，多FPGA極大值之間比較大小。

(2)Dehop：并行解跳

采用M個乘法器，實現時延范圍為(M-1)Th的并行解跳，將解跳結果送入解擴模塊。

(3)Despread：快速解直擴

完成直擴碼剝離，進行碼相關時長為1個跳頻時段的直擴碼滑動相關，將滑動相關運算的結果以Nhop為一組送到輸出接口。

(4)FPGACom：片間通信

單跳相關峰輸出，副FPGA控制接口，相關運算數據交換接口。

2.3 副FPGA軟件設計

副FPGA的任務是完成碼片以內的時間精細搜索和相關運算，比較得到該FPGA負責的時段內的極大值和捕獲結果并送給主FPGA。邏輯功能劃分如圖3所示。

副FPGA子模塊功能分別為：

(1)ScanCtrl：時延搜索控制

當主FPGA發出搜索指令，開始搜索。每次相乘累加比較大小后，時延搜索單元前進一格，搜索完成后退出。

(2)Dem：相乘累加

此模塊中包含相位映射模塊、復數乘法器（Multiply）和累加模塊。

相位映射模塊根據精細時延值計算出相位，查正弦表后得到正弦和余弦值。與接收的復數信號進行復數相乘和Nhop次累加運算后得到時長為ThNhop的相干累積結果。

(3)Compare：比較大小

按Dem輸出的值和使能信號進行逐個比較，保留極大值及其對應精確時延，比較結束后輸出最大值(Rmax，τn)送往主FPGA。

2.4 FPGA間通信設計

如圖4所示，主FPGA與副FPGA之間的引腳連接須完成副FPGA捕獲控制解決信號交互問題。信號交互接口分為兩類，一類是主FPGA輸出，包含搜索控制和預處理數據，在主FPGA內合路同時送往各個副FPGA。另一類是各副FPGA輸出，將捕獲搜索得到的極大值和捕獲結果并行輸入主FPGA。

3 實現情況

3.1 時鐘與芯片資源使用

時鐘速率可達200 MHz。面積占用：主FPGA占用60%，副FPGA占用78%。I/O資源占用：主FPGA占用70%，副FPGA占用50%。

3.2 試驗結果

在以FPGA為處理核心的基帶板上進行了實物驗證，試驗環境包括安捷倫E4438C信號源2臺、XX型衛星應答機射頻通道、基于單片Xilinx Virtex3的基帶板一副、基于多片Virtex4的基帶板一副，以及電源、連接線若干。V3基帶板完成發送中頻跳擴測控信號的功能，信號源負責信號上變頻和射頻加噪，應答機射頻通道用于下變頻，V4基帶板實現跳擴測控信號的解跳解擴和捕獲功能。

4 結束語

多FPGA設計可用于快速信號處理、軍事目標匹配等方面。在FPGA芯片來源受限時，多FPGA能解決航天測控信號的捕獲問題，其中FPGA之間的通信設計和捕獲算法的邏輯分割是FPGA設計的關鍵。