摘要: 本文介紹一種利用可編程邏輯器件實(shí)現(xiàn)VGA圖像顯示控制的方法，設(shè)計(jì)中采用了Verilog HDL語言對(duì)賽靈思Basys開發(fā)板進(jìn)行編程設(shè)計(jì)。首先通過Image2Lcd軟件分別提取兩幅圖片的色彩信息數(shù)據(jù)，將得到的數(shù)據(jù)存儲(chǔ)到開發(fā)板的FPGA內(nèi)嵌塊ROM中，然后讀取塊ROM中的圖片信息送到LCD顯示器顯示。利用FPGA完成VGA顯示控制，可以使圖像的顯示脫離PC機(jī)的控制。

如今隨著液晶顯示器的出現(xiàn)，越來越多的數(shù)字產(chǎn)品開始使用液晶作為顯示終端。基于VGA標(biāo)準(zhǔn)的顯示器仍是目前普遍使用的顯示器。若驅(qū)動(dòng)此類顯示器，需要很高的掃面頻率，以及極短的處理時(shí)間。正是由于這些特點(diǎn)，所以可以用FPGA來實(shí)現(xiàn)對(duì)VGA顯示器的驅(qū)動(dòng)。

雖然VGA專用芯片具有更穩(wěn)定的VGA時(shí)序和更多的顯示模式可供選擇，但設(shè)計(jì)和使用VGA顯示控制更具有以下優(yōu)勢(shì)：
① 使用芯片更少,節(jié)省板上資源,減小布線難度；
② 當(dāng)進(jìn)行高速數(shù)據(jù)傳輸時(shí)，具有更小的高頻噪聲干擾；
③ FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)VGA接口可以將要顯示的數(shù)據(jù)直接送到顯示器，節(jié)省了計(jì)算機(jī)的處理過程，加快了數(shù)據(jù)的處理速度，節(jié)約了硬件成本。

1 系統(tǒng)整體設(shè)計(jì)框架

VGA顯示控制整體設(shè)計(jì)方案框圖如圖1所示，將其劃分為電源模塊、時(shí)鐘電路模塊、VGA接口模塊、字庫/圖庫模塊、顯示器等。再利用Verilog語言對(duì)FPGA的各個(gè)子模塊進(jìn)行編程設(shè)計(jì)，同時(shí)對(duì)各個(gè)子模塊的功能分別進(jìn)行調(diào)試，最后將所有調(diào)試成功的子模塊并在一個(gè)頂層模塊下，最終實(shí)現(xiàn)VGA顯示控制設(shè)計(jì)。

?

圖1 VGA顯示控制整體設(shè)計(jì)方案框圖

2 VGA顯示控制的FPGA實(shí)現(xiàn)

2.1 存儲(chǔ)功能模塊
存儲(chǔ)功能模塊的主要功能是存儲(chǔ)圖片色彩信息, 其存儲(chǔ)媒介為FPGA內(nèi)部的硬核塊RAM, 塊RAM 是以硬核的方式內(nèi)嵌到FPGA 芯片中的, 不占用芯片的邏輯資源, 是FPGA 芯片內(nèi)部的一種寶貴資源。FPGA 內(nèi)嵌的塊RAM 組件可配置為單口RAM、雙口RAM、分布式ROM、塊ROM和先進(jìn)先出存儲(chǔ)器FIFO等存儲(chǔ)結(jié)構(gòu)。

本文只進(jìn)行圖片的顯示，所以使用單口的塊ROM存儲(chǔ)圖片信息，如果想實(shí)現(xiàn)更復(fù)雜的設(shè)計(jì)，如文字的滾動(dòng)顯示、圖片的動(dòng)畫顯示等，可以使用雙口RAM 進(jìn)行設(shè)計(jì)。由于圖片信息比較大，而BASYS板子上的資源又有限，這就要求圖片不易過大。搜集的各種資料和不斷的實(shí)驗(yàn)結(jié)果表明，大小在8 192字節(jié)內(nèi)的圖片是可以顯示的。這里第一幅圖選用自己的名字徐彬。圖片信息大小為：63×32×8=16 128位。第二幅選用江西科技師范大學(xué)。圖片信息大小為120×50×8=48 000位。尋找到圖片后，利用Xilinx ISE中的IP核生成工具Core Generator生成單口ROM，如圖2所示。

?

圖2 單口ROM圖

將要顯示的圖片信息存儲(chǔ)到塊ROM中。第一幅圖片選擇數(shù)據(jù)寬度為8，深度為2 016的ROM。第二幅圖片選擇的ROM數(shù)據(jù)寬度為8，深度為6 000。在工程里使用IP核生成工具生成單口ROM，在生成過程中處理好ROM的數(shù)據(jù)寬度和深度。塊存儲(chǔ)的時(shí)候，需要加載的是一個(gè).coe文件來初始化存儲(chǔ)器的內(nèi)容，這時(shí)候需要用到Image2Lcd軟件，取圖片的色彩信息保存為.coe文件初始化到ROM中。

2.2 VGA控制模塊
時(shí)序的驅(qū)動(dòng)是設(shè)計(jì)VGA顯示控制的一個(gè)重要問題，關(guān)系到設(shè)計(jì)是否成功。時(shí)序若不正確，則不能夠正確地顯示，有時(shí)候甚至還會(huì)損害顯示設(shè)備。因此, 時(shí)序的設(shè)計(jì)必須嚴(yán)格遵循VGA的標(biāo)準(zhǔn), 在此設(shè)計(jì)中使用的分辨率為800×600,要求像素時(shí)鐘為50 MHz。

?

圖3 VGA時(shí)序圖

根據(jù)VGA 時(shí)序的標(biāo)準(zhǔn)行、場同步信號(hào)有4種狀態(tài)，時(shí)序圖如圖3所示，具有同步脈沖信號(hào)(Sync)、顯示后沿信號(hào)( Back porch)、I顯示的時(shí)間間隔(Display interval) 、顯示前沿( Front porch),這4種狀態(tài)具有很清晰的時(shí)序規(guī)律。設(shè)置兩個(gè)計(jì)數(shù)器，模為1056 的行計(jì)數(shù)器和模628的列計(jì)數(shù)器，系統(tǒng)時(shí)鐘為50 MHz用來控制行計(jì)數(shù)器，通過計(jì)數(shù)器的值來控制行信號(hào)HSYNC，然后在通過行信號(hào)HSYNC來控制列計(jì)數(shù)器，通過計(jì)數(shù)器的值來控制列信號(hào)VSYNC。