摘要：給出了一種基于FPGA的多波束成像聲納整機的硬件電路設計方案，介紹了該方案中各分系統的具體電路實現，以Xilinx公司的FPGA芯片作為核心器件，根據干端PC下發的控制指令實現對180個基元的發射接收電路的控制，完成數字波束形成，并將波束數據通過千兆網上傳至干端PC進行顯示。系統電路設計簡潔，具有較強的靈活性和擴展性。文中介紹了系統的硬件架構，論證了多波束成像聲納系統接收前端和數字信號處理模塊的硬件設計方案。實際測試結果表明，系統能夠清晰地對水底地形特征進行實時成像，具有15幀/s的刷新率。

引言

多波束成像聲納利用了數字成像技術，在海底探測范圍內形成距離一方位二維聲圖像，具有很高的系統穩定性和很強的信號處理能力。但是由于數字成像系統數據運算量大、需要實時成像等特點，對處理器性能要求很高。隨著適用于并行處理的現場可編程門陣列(FPGA)器件的快速發展，采用大規模FPGA為核心處理器的圖像聲納，在提高了整體性能的同時，其系統結構也更加簡單。

1 系統概況

該成像聲納的電路系統處于一個密封的水密艙內部，由180路基元的收發模塊、實時信號處理模塊、數據傳輸與控制模塊、電源模塊以及接口板和一些連接器組成。具體聲納頭內部的構成如圖1所示。

圖中深色部分為聲納的發射和接收聲基陣。系統工作時，通過發射聲基陣將發射模塊產生的震蕩信號轉換成脈沖聲波發射出去，信號在水底形成反射，反射的聲波信號再經接收聲基陣轉換為電信號，進入接收電路。接收聲基陣具有180個基元，每個基元輸出的回波信號通過接口板進入接收電路進行信號的調理與采集。采集后的180路數字信號再進入信號處理模塊，該模塊對采集數據進行復解調、抽樣和數字濾波等一系列的處理，實現數字波束形成以及控制千兆網傳輸系統上發最終的波束數據。同時干端PC實時下發控制命令，對發射接收電路和波束形

成過程進行控制。電源模塊則負責給成像聲納系統中各個分模塊供電。該系統的功能框圖如圖2所示。

2 系統硬件模塊設計

2.1 發射接收模塊設計

發射接收電路性能的好壞直接影響了多波束聲納成像的質量。發射接收模塊的原理框圖如圖3所示。

功放電路在由頻率合成器產生的工作頻率信號、脈寬控制電路和功率控制電路的共同作用下，產生不同強度、不同脈寬的振蕩信號，此信號加載在發射基陣上，轉換成脈沖波發射出去。接收基陣通過FPGA的控制信號同步地將聲納回波轉換成電信號，送入接收機前端的調理采集電路中進行小信號的前置放大、TVG/AGC放大、濾波和采集等處理，產生180通道的數字信號。FPGA根據PC下發的指令控制增益控制放大模塊和ADC模塊，對信號進行時間增益放大和自動增益控制。

2.2 數字信號處理及傳輸模塊設計

根據設計要求，數字信號處理及傳輸模塊主要實現對回波數據進行波束形成，以及通過千兆網口上發波束數據和下發PC端的控制命令。該模塊電路的總體框圖如圖4所示。

聲納接收模塊的信號調理采集電路同時采集各接收陣元的回波信號，產生180路數字差分信號。在數信號處理模塊中，對采集的信號依次作復解調、濾波抽取和波束形成等處理，最終輸出512個波束數據。具體的信號處理流程如圖5所示。

本系統采用Xilinx公司Virtex 6的XC6VLX550T芯片作為實時數據處理及波束形成的核心器件。實際算法所需的資源數量和XC6VLX550T的資源數量略——編者注。

數字信號處理模塊輸出的波束在100 m的量程范圍內具有58.007 Mbps的數據傳輸率，本系統采用2倍以上的設計余量，通過千兆網來實現波束數據的網絡傳輸。設計中采用Xilinx公司的Vitex-5 FX70T的FPGA為平臺，基于該芯片內部的PowerPC440硬核處理器，在該處理器上移植VxWorks操作系統，完成數據的網絡傳輸功能。片上系統的設計框圖如圖6所示。