為了能夠實時地采集、處理、顯示視頻，設計并實現了一種基于雙ＰｏｗｅｒＰＣ硬核架構的實時視頻處理平臺；用硬件實現視頻的預處理算法，并以用戶ＩＰ核的形式添加到硬件系統中，上層的視頻處理軟件程序則直接從存儲器中調用預處理后的圖像數據；重點介紹了在ＦＰＧＡ上構建雙ＰｏｗｅｒＰＣ硬核架構的硬件系統；采用乒乓控制算法緩存一行圖像數據；用ＤＭＡ的方式將圖像數據保存在存儲器中；以邊緣檢測作為視頻預處理算法的一個實例，在平臺上實現，實驗結果表明，用本平臺實現僅需４０ｍｓ；本平臺能夠實時處理視頻，具有較高的實用價值。

　　０　引言

　　目前，視頻處理平臺大多使用ＤＳＰ芯片進行圖像處理。實時視頻處理對系統性能提出了極高的要求，幾乎最簡單的功能也超出了單個通用ＤＳＰ芯片的處理能力。一旦達到極限，通常只有增加額外的ＤＳＰ芯片。２０１０年郭春輝提出一種基于多條帶、多ＤＳＰ的并行視頻處理系統［１］。這種采用多處理器并行處理的方法雖然提高了處理速度，但增加了系統開發的復雜度，例如任務的合理分配，多處理器之間的通信、互斥等。當然，也增加了系統的功耗。ＤＳＰ在性能方面的局限導致開發更為專用的芯片，如多媒體處理器，來克服這些問題。然而，事實證明這些器件除了在范圍極窄的一些應用中，都有不靈活的缺點，同時還存在性能瓶頸。基于處理器的方案，其局限在高分辨率視頻處理系統，如ＨＤＴＶ和醫療圖像系統中特別明顯。基本上，這種方案受限于多少個周期可以完成一次加法和乘法運算。

　　采用ＦＰＧＡ進行視頻處理使設計人員可以利用并行處理技術實現視頻信號處理算法。設計人員還可以在設計面積和速度之間進行折衷，并且可以用比ＤＳＰ低得多的時鐘頻率完成給定的功能。更重要的是它的靈活性，能滿足固件升級及以后多媒體標準改進的要求。因此，本文提出一種基于ＦＰＧＡ 可重構的軟硬件協同設計的實時視頻處理平臺。平臺使用常規的ＦＰＧＡ開發工具，提供一個適應強、模塊化的架構，同時滿足高性能、低功耗的要求。

　　１　總體設計

　　視頻是一種連續變化的圖像信息。一般地，視頻處理大致可以分為底層處理（即預處理）和上層處理：底層處理的數據量大，算法實現比較簡單，且存在較大的并行性；上層處理的算法復雜，而數據量小。對于視頻處理的實現手段，在視頻的預處理階段，采用軟件實現是一個很耗時的過程，但采用硬件實現就可以對大量的視頻數據進行并行處理，能夠極大地提高視頻處理的速度；而在視頻上層處理階段，采用軟件實現則具有較高的性價比。

　　例如，Ｖｉｓｉｃｏｍ公司發現對于中值濾波，ＤＳＰ需要６７個周期完成該算法。采用ＦＰＧＡ只需要運行在２５ＭＨｚ的時鐘頻率，因為ＦＰＧＡ可并行實現該功能。而ＤＳＰ要達到同樣的性能則需要運行在超過１．５ＧＨｚ的時鐘頻率。在這一特定的應用中，ＦＰＧＡ的方案比一個１００ＭＨｚ時鐘頻率的ＤＳＰ的要強大約１７倍［２］。

　　范圍廣泛的實時圖像和視頻預處理功能都適合采用ＦＰＧＡ硬件實現，它們包括實時：邊緣檢測、縮放、色彩和色差校正、陰影增強、圖像放置、直方圖功能、銳化、中值過濾、模糊分析等。

　　本設計的實時視頻處理平臺采用Ｘｉｌｉｎｘ公司大學計劃ＸＵＰ　Ｖｉｒｔｅｘ－ＩＩ　Ｐｒｏ 開發板。它包括一個Ｖｉｒｔｅｘ－ＩＩ　Ｐｒｏ ＸＣ２ＶＰ３０ＦＰＧＡ，其內部有３０８１６個邏輯單元，１３６個１８位乘法器，２４４８ｋＢ塊ＲＡＭ，兩個ＰｏｗｅｒＰＣ　４０５處理器。還包括一根ＤＤＲ　ＳＤＲＡＭ　ＤＩＭＭ 插槽，可以支持高達２Ｇｂｙｔｅｓ的ＲＡＭ，若干擴展接口和一個ＸＳＧＡ視頻接口。外接一塊視頻解碼板（支持ＩＴＵ－Ｒ　ＢＴ．６５６視頻標準），該開發板就能完成視頻的采集、處理和顯示。實時視頻處理平臺總體框圖如圖１所示。

　　視頻采集部分包括行解碼、４：２：２轉４：４：４、行緩存和緩存控制邏輯模塊、分配器、選擇器模塊等。測試部分包括ＹＣｂＣｒ轉ＲＧＢ、視頻時序信號發生模塊等。這兩部分是Ｘｉｌｉｎｘ公司提供的驗證設計，故本文只對其做簡單介紹。預處理部分包括視頻預處理邏輯模塊，下文將重點介紹該模塊。這三部分構成用戶邏輯。用戶邏輯和ＰＬＢ　ＩＰ接口構成一個完整的基于ＰＬＢ總線的用戶ＩＰ核，可以方便地將其添加到視頻處理平臺的硬件系統中。