2.2 千兆以太網協議分析FPGA 內部設計

由于千兆以太網協議分析整個工程太大、邏輯控制太復雜、傳輸速率很高，根據設計需要，采用的是Xilinx公司的Virtex4 系列的XC4VLX40- 11FFG668C，使用VHDL 語言進行編程，FPGA主要完成以下功能：
(1)完成10M、100M、1 000M三種速率的各種協議層的功能；
(2)幀錯誤和比特誤碼的插入和檢測統計功能；
(3)數據流以太網編/ 解幀、捕獲、過濾、各種性能指標的計數器及累加功能；
(4)與BCM5421S、微處理器和存儲器(SRAM、SDRAM)之間數據傳送/ 接收的邏輯控制功能；
(5)與微處理器之間的數據與地址接口控制。

發送部分FPGA 設計包括幾個模塊：成幀器模塊、成幀控制信息及幀數據模塊、數據流模式發生器模塊、FIFO 模塊、地址譯碼及邏輯控制字電路模塊、誤碼插入電路模塊、地址發生器模塊、SRAM控制器模塊等。

CPU 總線分別對SRAM、FPGA 內的DPRAM編寫數據流的幀數據及控制信息，通過SRAM控制器對SRAM進行讀寫操作，由于以太網協議的幀長度是以字節為單位的，故需要把SRAM的32 位數據轉換為8 位,再進行處理。在FPGA 內設計一個32 位進8 位出的FIFO 來實現，然后在以太網數據流成幀器模塊中根據數據流控制信息、數據流發送模式、錯誤及BIT 誤碼插入等控制信息把以字節為單位的數據流組成滿足各種要求的以太網幀。在成幀的同時，需要對發送的數據幀進行8- bit 并行CRC 校驗產生一個32- bit 的校驗碼，根據幀格式要求加在數據幀的尾部，進而通過8 比特輸出到接口芯片，由接口芯片進行編碼輸出。具體實現框圖如圖4 的發送部分所示。其中，成幀器中包括前導碼生成模塊、MAC 地址生成模塊、協議選擇模塊、IP 地址生產模塊、數據域生成模塊等，前導碼長度可從4- 255 字節任意設置，MAC 地址、IP 地址可以設置五種生成模式：靜態、遞增、遞減、隨機及本端口（網關），數據域的設置包括固定字、用戶編輯、偽隨機圖形、遞減、遞增和隨機等。

數據流的控制信息都存儲在FPGA 中生成的DPRAM中，主要是用來設置每個數據流的控制信息，包括：數據流數據在SRAM中的存放地址、數據流長度、前導碼的長度、發送模式、MAC 地址的類型、IP 地址的類型、錯誤插入類型、幀間隔及下一個數據流控制信息在DPRAM的地址等。

接收部分的FPGA設計主要是用來處理BCM5421S接收的幀數據，對數據流進行解幀、流量控制、性能統計、幀解碼、捕獲、過濾和觸發。其中，過濾和觸發包括源、目的MAC 地址，源、目的IP 地址，協議類型、幀類型錯誤、圖形1、2 等。接收的數據首先根據接口芯片監測的數據速率確定是1 000M、100M還是10M信號，將數據流鎖存一個時鐘周期后送入FIFO 中，在數據寫入FIFO 時仍需記錄每一個數據幀的長度，讀取數據的時候一次讀出整個數據幀。MAC 層接收部分FPGA 設計包括幾個模塊：解幀器模塊、解幀控制信息模塊、捕獲、過濾、觸發模塊、地址譯碼及邏輯控制字電路模塊、幀錯誤及誤碼監測電路模塊、地址發生器模塊、SDRAM控制器模塊等。具體實現框圖如圖5 的接收部分所示。解幀器模塊是成幀器的反過程，根據數據速率的要求選擇不同的時鐘計數器，首先識別前導碼，然后以前導碼結束為依準，運用計數器依次識別MAC 目的地址、MAC 源目的地址、幀協議類型、數據部分(根據識別后的幀協議類型的不同可以識別不同的幀結構，如IP、TCP、UDP、IGMP、ICMP 等幀的幀頭部分)、CRC 校驗碼等幀結構中的組成部分，然后分別鎖存在寄存器用于接收數據幀的解碼使用。

在接收數據的接收幀設計的過程中，分別設計了不同的計數器用來對接收幀個數、接收字節數、不同協議幀個數、不同錯誤幀個數等性能指標進行計數，通過軟件每0.5s 讀取一次，進行累計或實時統計顯示。

數據幀接收部分的捕獲、過濾、觸發模塊可完成對源、目的MAC 地址，源、目的IP 地址，協議類型，幀類型錯誤，圖形1、2 等指標的捕獲、過濾和觸發功能的測試。幀錯誤及監測電路模塊可以監測發送部分所有能插入的幀錯誤類型，檢測CRC 校驗碼的設計程序與發送相同，接收數據經過CRC 校驗程序計算以后與發送來的幀CRC 校驗碼比較，可以判斷接收的幀數據是否有FCS 錯誤。IP、TCP、UDP 頭校驗錯誤的監測與FCS 錯誤監測類似，不過程序計算校驗和的方法是采用二進制反碼遠算，需要校驗的首部按照16- bit 進行相加，如果有進位，就把進位也加上，然后計算和，再取反，就得到校驗和了。地址譯碼及邏輯控制模塊主要是通過軟件對分配好的地址的寄存器進行讀寫即可。

3 結束語

本文介紹的千兆以太網協議分析技術采用超大規模FPGA 設計技術成功實現千兆以太網數據的發送、接收、協議分析、記錄、統計等功能，設計了采集和存儲快速處理電路，實現了速率為10M/100M/1 000M、接口為光口和電口的以太網網絡測試功能，已經成功應用于某測試系統的千兆以太網測試模塊的設計中，并通過了嚴格的測試。