確保多重FPGA電軌依正確順序關閉，跟確保開機程序是否正確一樣重要，可避免裝置因電壓狀態無法判斷而提早故障。

電源定序避免損壞

在啟動目前的大型系統單晶片FPGA的多重電軌時，有許多技巧可用來控制其啟動順序和時序。遵照裝置制造商所指定的正確順序甚為重要，如此可避免裝置抽取過多電流而導致損壞。

有些方法是透過操縱各轉換器的電源良好輸出，來控制順序中下一個供應的Enable腳位。如需要繼電器，可插入電容器。另一種類似的方式則是使用重置IC，在前一個供電達到所要的電壓后啟動下一個轉換器。每種方法都有一些缺點，且這些方法都無法控制電源關閉的順序。依正確的相反順序關閉電軌，跟開啟電源順序是否正確一樣重要，都是為了確保裝置能安全運作。

使用專用的電源定序IC，則更能穩定確保其順序正確。IC可程式化，在所要的時間點分別傳送Enable訊號。圖1顯示多通道定序器如何管理FPGA核心邏輯、周邊和I/O電域。即使如此，電源關閉順序仍舊難以控制，因為每個電軌上的去耦合電容器在轉換器關閉后仍可能殘留電荷，且殘留時間不一定，而每個電軌最多可能連接多達20mF的總去耦合電容。

圖1 透過定序IC管理FPGA電軌。

定序器維持電源關閉控制

使用具有已知時間常數的電路，主動將去耦合電容器放電，定序器便能維持正確的電源關閉順序，其做法是在串聯的電容器中暫時插入放電電阻器。圖2顯示如何在加入最少必要元件下，使用一對細心挑選的MOSFET將電阻器插入電路中。

圖2 控制電源定序的主動放電電路。

電源定序器的EN輸出連接到DC-DC穩壓器的Enable腳位，也連接到P通道MOSFET（Q1）的閘極。定序器輸出降低停用DC-DC穩壓器時，Q1便會反轉訊號，開啟N通道MOSFET Q2。開啟時，Q2會透過R2電阻使15mF去耦合電容器放電到接地。

圖中的電路假設DC-DC穩壓器在提供關機訊號后無法持續產生輸出。假如DC-DC穩壓器的輸出能在收到關機指令后持續供應電源，則需要額外的繼電器才能啟動放電電路。

選擇的R2值必須能確保適當的放電時間，讓定序器能在可接受的時間間隔內完成關機。另外還要注意的是，電阻必須夠大，才能避免電流尖峰值上升率過快，避免引發EMI問題，以及對Q2和去耦合電容器組造成瞬態熱應力。實務上，選擇R2值時需考慮一些額外的重要參數，像是Q2的導通電阻（RDS（ON））和電容器組的等效串聯電阻（ESR）。

選擇MOSFET Q1時應參考電源定序器的輸出電壓閾值。所選的裝置應有夠高的閘極閾值電壓（VGS（th）），確保定序器輸出為高電位時能保持關閉，但要注意的是，VGS（th）會隨接面溫度上升而下降。本范例中選擇的定序器操作供應電壓為5V，最小指定高電位輸出電壓為4.19V。Q1的VGS（th）在60℃環境操作溫度下必須大于0.9V，以確保運作正常。此外，閘極應使用100kΩ電阻下拉至源極電位，以避免誤開。查看MOSFET資料表中VGS（th）與溫度的標準化曲線，顯示Diodes公司的ZXMP6A13F符合要求：保證最小VGS（th）在室溫下為1V，到60℃則下降至0.9V左右。

在此范例中，我們假設定序器必須在100ms內關閉總共10V的電軌。因此，每個電軌的去耦合電容器組必須在10ms內完成放電。目標是達成RC時間常數8ms的3倍，確保電容器在要求時間內放電到全電壓的5%以下。計算RC常數時，電容器組的MOSFET RDS（ON）、寄生線路電阻和ESR都必須與電阻器R2一同納入考量。

假設電容器ESR和線路電阻加起來不超過10mΩ，去耦合電容器組的總電容值為15mF，則RDS（ON）和R2的適當值可用下列運算式求得：

3x（10mΩ+R2+（1.5×RDS（ON）））×15mF=8ms

假設R2=50mΩ，功率MOSFET Q2的RDS（ON）在VGS=4.5V且環境溫度為25℃下必須小于80mΩ。

選擇MOSFET時，溫度相關變動的效應和RDS（ON）的批量變異也應考量在內。RDS（ON）在4.5V閘極驅動下、超出預期作業溫度范圍時的變異可能高達15mΩ。因此最好的做法是，確定R2為所選MOSFET之制造商指定最大RDS（ON）的兩倍左右。如果R2為50mΩ，則可選用Diodes公司的DMN3027LFG N通道MOSFET。此裝置在VGS=4.5V、室溫下的RDS（ON）典型值和最大值分別為22mΩ和26.5mΩ。因此，RDS（ON）變化可從15mΩ到40mΩ，放電時間從95%（3倍RC）的3.9ms起跳，使用最差20mF大小的電容器組時放電時間則可能拉長到5.4ms。

評估最大單一脈沖保護MOSFET安全