電信設備，服務器和數據中心的最新FPGA具有多個電源軌，需要正確排序才能安全地為這些系統上下供電。高可靠性DC-DC穩壓器和FPGA電源管理的設計人員需要一種簡單的方法來安全地放電大容量電容器，以避免損壞系統。
FPGA電源排序
最新在生成片上系統FPGA的過程中，它們可以提供十個獨立的電源軌，為Vcore，存儲器總線電源，I/O控制器，以太網等提供電源。如圖1所示，每個電源軌由DC供電。直流轉換器可調節3.3 V，2.5 V，1.8 V，0.9 V等所需的電壓。為了給系統加電，遵循特定的順序以確保安全操作并避免損壞系統。同樣在系統關閉期間，電源序列的順序相反，確保在下一個電源軌關閉之前禁用每個電源軌。該指令通過電源序列發生器芯片控制，該芯片可啟用每個DC-DC穩壓器，如圖1所示。

圖1：典型FPGA系統電源軌每個服務的供電。

考慮存儲在各種電源軌上的去耦電容中的電荷時會出現問題。例如，在0.9 V Vcore電源軌上，總去耦電容可以在10到20mF的數量級，并且存儲在電容器組中的剩余電荷需要在斷電期間主動放電，在下一次電源關閉之前序列被禁用。這樣可以避免違反掉電序列并保護FPGA系統。因此，建議在每個DC-DC穩壓器輸出端使用有源放電電路。
有源電容放電開關
通過了解電容器組的大小，可以采用開放式方法對RC時間常數進行放電。一旦電壓小于充電狀態的95％（在3×RC時間常數下發生），則假設電容器放電。
這樣做的一個簡單方法是通過一個具有已知接地電阻的開關，當需要放電時可以接通該開關。參考圖1，電源序列發生器啟用每個DC-DC穩壓器的輸出。然后可以使用該相同的使能（EN）信號來饋送并聯連接到電容器組的開關。通過反轉使能信號來驅動開關，當DC-DC穩壓器的輸出被禁止時，它將使電容器放電。對于開關，首選N溝道功率MOSFET，因為它很容易從以地為參考的邏輯信號驅動。所選電路如圖2所示，Q2為N溝道功率MOSFET，Q1為P溝道MOSFET，反轉電源序列發生器的EN邏輯信號。

圖2：有源放電電路。

有源電容放電電路操作
參見圖2 - 電源序列發生器的EN輸出為DC-DC穩壓器上的使能引腳供電以及電容器放電電路。當邏輯“0”發出關閉信號時，P溝道MOSFET（Q1）將信號反相，然后接通N溝道MOSFET（Q2）以對電容器組放電。

放電電路假設一旦關閉信號施加，DC-DC穩壓器就無法繼續產生輸出。如果在關閉命令激活后，DC-DC穩壓器的輸出有電，則必須在放電電路激活之前引入延遲。這是為了確保放電MOSFET不會試圖吸收DC-DC穩壓器的全部輸出電流能力。
為了從邏輯“0”信號增強N溝道功率MOSFET（Q2），P溝道MOSFET（Q1）將信號反相為5 V，以施加在Q2柵極源上。選擇P溝道MOSFET（Q1）不具有低柵極閾值電壓（VGS（th））。這是因為VGS（th）相對于溫度下降并且Q1在邏輯“1”狀態期間需要處于OFF狀態以避免Q2的錯誤接通。需要選擇適合5 V操作的最佳值以及Power Sequencer。
當電源序列發生器輸出邏輯“1”時，DC-DC穩壓器在ON狀態下使能，Q2必須處于OFF狀態。采用邏輯“1”輸出，最小高電平輸出電壓為4.19 V（電源序列發生器的EN引腳輸出規格），則在環境工作溫度為60°C時，Q1 VGS（th）需要大于0.9 V 。此外，Q2的柵極需要通過100kΩ的R1電阻下拉至源極電位，以避免誤導通。
溫度的VGS（th）變化在典型的電氣曲線中找到。 MOSFET數據表。例如，圖3中給出了來自Diodes Incorporated的ZXMP6A13F的歸一化VGS（th）與溫度的關系.ZXMP6A13F是首選器件，因為保證最小VGS（th）在室溫下為1 V，在60℃時降至約0.9 V °C。

圖3：ZXMP6A13F的溫度標準化RDS（on）和VGS（th）曲線。

當電源序列發生器使能輸出變為邏輯“0”時，則存在0.270 V的最大低電平輸出，Q1需要保證通過該5 V - 0.270 V信號增強通道，以確保Q2導通并放電電容器組。因此，Q1需要在VGS = -4.5 V時具有導通狀態。
為了對電容器組放電，選擇N溝道功率MOSFET（Q2）具有導通電阻（RDS（開） ））適合于在10 ms內對最大電容組放電，以確保在不到100 ms的時間內完成10個通道的完全關閉順序。必須提供輔助電源，以在關閉電源后至少100 ms驅動關閉電路（電源序列發生器）。