繼續(xù)介紹vivado+zedboard入門(mén)實(shí)例。均為參照教程實(shí)際操作驗(yàn)證成功的實(shí)例，在此拿出來(lái)與大家分享。由于教程中步驟已經(jīng)非常清晰，本文只是簡(jiǎn)單介紹實(shí)例以及試驗(yàn)時(shí)的修正記錄，具體的教程及個(gè)人實(shí)現(xiàn)在我的資源中可以找到。

本次介紹的實(shí)例為xilinx官網(wǎng)XUP下關(guān)于zedboard的實(shí)例。鏈接為

還是先介紹實(shí)驗(yàn)環(huán)境：

環(huán)境：win7 64 vivado 2013.2 （從lab23開(kāi)始切換為vivado2014.1版本）
開(kāi)發(fā)板：zedboard version d xc7z020clg484-1
串口軟件：SecureCRT

1. lab2.2 Adding IP cores in PL

監(jiān)測(cè)開(kāi)關(guān)值和鍵值的實(shí)例，讀取并實(shí)時(shí)發(fā)送當(dāng)前開(kāi)關(guān)值和鍵值；增加了兩個(gè)GPIO IP用于讀取開(kāi)關(guān)值和鍵值。

本例是一個(gè)完整的vivado+zedboard軟硬件協(xié)同設(shè)計(jì)，可以了解vivado+zedboard開(kāi)發(fā)流程，對(duì)zedboard開(kāi)發(fā)板中的開(kāi)關(guān)、按鍵的控制和使用以及串口通訊有所了解。

2. lab4.1 Building a Complete Embedded System

這個(gè)例子很好，一個(gè)完整的嵌入式系統(tǒng)的例子。測(cè)試Switch0-7和BTNR，可通過(guò)GPIO IP通過(guò)PL部分對(duì)開(kāi)關(guān)和相應(yīng)LED操作，也可以通過(guò)EMIO直接讓PS與BTNR通信。可以閱讀下程序，對(duì)開(kāi)關(guān)和按鍵的初始化、控制和使用原理有所了解，對(duì)GPIO和EMIO的讀寫(xiě)有所了解。本例最好選用VHDL語(yǔ)言以為本章其他實(shí)例準(zhǔn)備。部分步驟需要調(diào)整，已經(jīng)在lab1.pdf中標(biāo)注了。需要解決源碼中的xdc的問(wèn)題：換為BNTR，重新create wrapper。

3. lab5.6 Creating a Processor System Lab

非常好的實(shí)例，建議對(duì)zedboard感興趣者一定試驗(yàn)下。一個(gè)完整的vivado（block design）、SDK（C、download）、HLS（IP）設(shè)計(jì)實(shí)例，使用了Xilinx的IP、第三方IP、用戶HLS設(shè)計(jì)的IP等，進(jìn)行軟硬件協(xié)同設(shè)計(jì)，軟、硬件運(yùn)行時(shí)間效果對(duì)比（這一點(diǎn)可以體現(xiàn)硬件甚至FPGA的速度優(yōu)勢(shì)）等。

在vivado2014.1下試驗(yàn)，需修改部分文件，已修改為：\lab56\lab6\audio_project_create.tcl。然后
導(dǎo)出至SDK，建立工程，配置profile模式，在zedboard上驗(yàn)證成功。在驗(yàn)證FIR濾波時(shí)，連接電腦的音頻輸出口到開(kāi)發(fā)板，在開(kāi)發(fā)板接上耳機(jī)，然后在SDK中運(yùn)行程序，開(kāi)關(guān)SW1可控制是否啟用濾波。播放corrupted_music_4kHz.wav時(shí)可以明顯聽(tīng)出來(lái)濾波的差別。

以上三個(gè)實(shí)例均已驗(yàn)證并在教程中附有上述開(kāi)發(fā)環(huán)境下的實(shí)驗(yàn)備注，旨在熟悉使用開(kāi)發(fā)板。如果有問(wèn)題可以聯(lián)系本人，討論解決之。