本文主要介紹Xilinx FPGA的配置模式。
2021-01-01 10:12:00
21578 
??AXI接口雖然經常使用，很多同學可能并不清楚Vivado里面也集成了AXI的Verification IP，可以當做AXI的master、pass through和slave，本次內容我們看下
2023-07-27 09:19:33633 
`FPGA 上電配置時候IO口會有一個短暫的3.3V 10ms 的電平，導致我控制端出現問題，我想問下如何可以避免這個電平`
2020-11-23 10:31:40
設計、 時鐘設計、乒乓操作設計等重要設計方法和技巧。6.掌握軟件無線電設計精髓，而且能夠獨立的利用FPGA開發設計高速數字化無線通信收發信機 。 寬帶中頻帶通采樣軟件無線電結構軟件無線電發射機中FPGA軟件功能框圖軟件無線電接收機中FPGA軟件功能框圖[hide][/hide]
2009-04-18 08:53:11
FPGA上電瞬間IO管腳輸出的高電平怎么消除呢？
2023-04-23 14:48:08
API函數實現JTAG to AXI Master的讀寫通過調用SDK里的API函數，可以實現通過JTAG線與FPGA內部邏輯通信。即在FPGA內部例化SDK里的IP（JTAG轉localbus或者
2020-09-27 10:45:13
請教關于7系列FPGA的供電（1）如果不用GTX和XADC模塊，那么MGTAVTT/MGTAVCC/VCCADC等等電源可以不供電嗎？（2）雖有上電順序說法，但是FPGA的各供電可以同時上電嗎？~謝
2015-05-13 20:57:36
FPGA在軟件無線電中的應用本文結合各種實際測試介紹了羅德與施瓦茨公司的手持式頻譜儀R&S FSH在發射機與天饋線測試、無線電干擾查處以及電磁兼容診斷測試中的應用。
2012-08-12 11:55:19
FPGA在軟件無線電中的應用是什么
2021-05-06 06:34:38
Artix 7板上編程SPI Flash（N25Q256 3.3v）時，盡管閃存編程成功，但在Artix 7板上電時，FPGA無法從閃存啟動。我必須按下FPGA_PROG_B按鈕＆amp;只有
2020-08-12 09:31:34
FPGA程序寫完編譯已用94%的資源。下載沒有問題，上電后，有時正常運行，有時一上電沒有現象，示波器看管腿的波形也沒有，懷疑FPGA沒有工作，有時epcs4的程序沒有正確下載。量了FPGA的供電也都正常。到底是什么問題呢？
2015-01-08 15:18:37
連接：圖 1開發板上電，在Windows下點擊“開始菜單 -> Xilinx Design Tools -> ISE Design Suite 14.7 -> ISE Design
2020-09-25 09:57:45
cyclone fpga jtag突然不能下載程序，測量了一下電壓，發現上電后 ，nstatus管教一直是低電平，其他供電正常 ，這是為什么呢？求幫忙解答，謝謝了
2016-09-27 20:40:03
如上，fpga開發版上電后有個紅色的燈常亮了（正常情況下是閃爍的），現在也連接不上電腦，是板子壞了嗎？有沒有大神有過經驗？求告知。
2023-06-01 14:55:08
板子采用的是master—series模式1.板子之前是好用的（用了有6個月了）；2.目前單獨配置fpga是成功的，fpga—done這個管腳在配置成功時變高；3.單獨配置prom時也是成功的（當我
2014-11-12 16:04:30
我第一次做FGPA，PCB完全完成，現在是上電FGPA就燒了，但是不知道從什么地方下手，求大神指教，從哪開始調試。
2014-11-11 10:39:18
- 2.5VVCCO_35 - 2.5V連接到I / O bank的一些外部電路在2.5V FPGA電源軌之前上電（這超出了我的控制范圍）。這會以奇怪的方式導致2.5V FPGA電源軌斜坡，請參考附圖。基本上2.5VFPGA
2020-07-30 09:51:29
你好，ADI工程師，我現在想用AD9516-4時鐘芯片產生一個200M的時鐘，給FPGA用。當我單獨測試AD9516-4時，能夠產生200M時鐘，并且多次上電依然可以，但是當我把fpga及其外圍電路
2018-12-20 14:15:47
學習的時候了解到FPGA的多路供電要求一定的上電斷電順序，目前在搞Altera的Cyclone IV系列的FPGA，主要有內部邏輯供電VCCINT，PLL供電VCCD_PLL，IO口供電VCCIO等
2017-05-18 22:36:29
我在 S32K144 MCU 上使用 CSEc 外圍設備，在配置 MASTER ECU KEY 時偶爾會出現錯誤（90% 的時間工作正常）：第一次配置 MASTER_ECU_KEY 時，CSEC
2023-03-27 08:53:26
本次發布 Gowin SPI Master IP 和 Slave 參考設計。Gowin SPI Master IP 和 Slave 參考設計可在高云官網下載，參考設計可用于仿真，實例化加插用戶設計后的總綜合，總布局布線。
2022-10-09 08:01:03
CABLE FOR LIN MASTER TO EVAL
2024-03-14 22:01:39
/Virtex-6/7 Series FPGA PCI Express Block Endpoint模塊,基于該模塊設計了PCI Express Endpoint Master DMA.1. Master
2014-08-23 13:15:30
Endpoint模塊,基于該模塊設計了PCI Express Endpoint Master DMA.1. Master DMA位于FPGA內部,FPGA執行DMA操作,主要包括兩大功能DMA Write
2015-06-21 13:38:12
、Erase、Program Page、Read Page、Program Page Cache、Read Page Cache4. 支持上電自動壞塊檢測5. 支持壞塊表動態更新6. 支持壞塊管理（BBM
2012-05-21 09:32:15
1.同樣的板子，用過好多塊，都沒有問題，就這塊無法加載，應該不是PCB設計問題。2.我設計的是主串加載模式（Master Serial）。硬件上將FPGA的M2~M0直接接到GND上。3.上電以后
2015-08-15 09:20:26
設計了PCI Express Endpoint Master DMA.1. Master DMA位于FPGA內部,FPGA執行DMA操作,主要包括兩大功能DMA Write(FPGA-->內存
2014-03-01 18:11:32
包含ETX(或者x86等CPU)以及FPGA，由于一般PCI接口通過FPGA來控制實現，所以如果系統上電后FPGA的配置、初始化時間太長勢必影響到板卡CPU對于PCI總線接口的訪問，而且大部分情況下系統
2015-01-22 14:41:34
嗨， 我正在開發一種設計，我們的主板有1個virtex5 fpga和9個從屬卡，每個都有1個V5 fpga。我想同步所有9個從卡的操作。我還希望主卡和從卡之間的數據傳輸速率為300-400Mbps
2019-01-30 06:52:36
之后最高只能到400M，在全國電設里能用上么？從今年的題目來看，一屆的頻率比一屆要高，以后的題目估計不會再出現低頻題目了。我知道FPGA是并行操作，看過那個很多人說，ALTERA的芯片最高時鐘頻率也只能到200M，在高的話處理效果就不會很好。我就是 想問如果用FPGA的這款 芯片最高可以處理多高頻率的信號？
2015-09-13 11:25:37
, Virtex-5/Virtex-6/7 Series FPGA Serial RapidIO Block Endpoint模塊,基于該模塊設計了Serial RapidIO Endpoint Master
2015-11-11 15:06:39
的問題是，我可以在FPGA內部使用這個時鐘作為FPGA和電路板的主時鐘嗎？我有一個應用程序，我想在板上盡可能少的部件，我不關心主時鐘頻率是什么，只要它是1-50MHz時鐘。要使用CCLK我必須有一個PCB
2019-05-07 13:40:54
你好，我可以在LS1043A上做localbus總線和spi master的開發嗎？
2022-01-06 06:30:49
產生的問題是在FPGA上電啟動時這部分引腳總是會快速的閃過一次高電平才恢復低電平，請問應該怎么做才能使避免高電平會閃一次的這種情況？程序中因為需要復位時保持輸出結果，所以不能使用復位信號，關鍵代碼
2023-04-23 14:53:05
大家好，我們正在設計一個基于kintex-7 FPGA的電路板。該板具有DDR，QDR，BPI，以太網，UART等外設。我們有一個關于加電排序的查詢。有沒有要求外圍IC在FPGA上電之前應該上電，反之亦然。感謝致敬Tarang JIndal
2020-07-31 11:32:50
BeRadio，基于FPGA的軟件定義無線電參考設計。 SDR通常是具有在固件和軟件中定義的主要功能（模/解調，濾波等）的無線電，數字域
2019-07-04 10:09:20
如何控制FPGA各電源的上電順序呢？請教一下大神
2023-03-27 13:48:32
大家下午好，我計劃使用主fpga板的IO引腳配置目標cpld板，即菊花鏈。我使用主fpga板的IO引腳連接cpld的JTAG頭。如何編程master fpga的IO引腳來配置目標cpld？請發送與此相關的任何文件....謝謝問候Vimala
2020-03-24 06:43:09
你好，在我們的研究中，我們正在探索FPGA器件上SRAM的上電狀態的固有隨機性。因此，我們現在正試圖在啟動后從aVirtex-5器件讀出分配的RAM值。但是，根據“Virtex-5 FPGA配置指南
2020-06-18 09:26:09
最近在用AD7768在做數據采集，采用FPGA控制和處理轉換后的數據，但是將FPGA和AD7768端口鏈接后，每次上電AD都會發燙 ，斷開連線后正常，這是怎么回事
2018-08-06 09:17:15
包含ETX(或者x86等CPU)以及FPGA，由于一般PCI接口通過FPGA來控制實現，所以如果系統上電后FPGA的配置、初始化時間太長勢必影響到板卡CPU對于PCI總線接口的訪問，而且大部分情況下系統
2015-01-20 17:37:04
大家好，我在更新master上的某些值時遇到問題，我正在使用bluenrg-1我有一個設備作為主設備而另一個設備作為從設備。奴隸有一個按鈕，我已連接，每次按下從屬按鈕時，調用函數
2019-02-20 13:37:54
本人做課設，想用FPGA輸出一個方波作為時鐘信號，使用FPGA的是Altera公司的EP1C12Q240I7，配置芯片是EPCS4I8,我用QuartusII下載了程序之后，發現只有上電和手動復位后
2016-12-08 16:20:03
求助：基于SRAM結構的FPGA上電瞬間電流大小如何去評估，上電瞬間的電流很大，比正常工作電流大很多，如何去評估？資料上沒找到描述，感謝討論
2019-04-18 16:50:00
本帖最后由 Razer 于 2013-10-17 10:11 編輯
FPGA+CY7C68013A，兩個片子都沒程序，覺得在無程序的情況下上電，插上USB數據線，如果線路正確，PC應該能反應出
2013-10-17 09:52:42
現在的FPGA還嚴格要求上電時序嗎？想請教一下大家
2017-09-26 15:39:07
最近在用AD7768在做數據采集，采用FPGA控制和處理轉換后的數據，但是將FPGA和AD7768端口鏈接后，每次上電AD都會發燙 ，斷開連線后正常，這是怎么回事
2023-12-11 07:56:47
目前，大多數FPGA芯片是基于 SRAM 的結構的， 而 SRAM 單元中的數據掉電就會丟失，因此系統上電后，必須要由配置電路將正確的配置數據加載到 SRAM 中，此后 FPGA 才能夠正常的運行
2019-07-18 08:10:11
大家好， 誰能告訴我Spartan-3AN的FPGA上電和閃存配置之間的時間間隔？謝謝RGDS以上來自于谷歌翻譯以下為原文Hi All, Could anyone tell me the Time
2019-06-27 08:15:46
請問CPLD/FPGA上電初始時IO口的狀態是怎么樣的呢？
2023-04-23 14:26:44
軟件無線電設計中ASIC、FPGA和DSP怎么選？
2021-04-28 06:09:22
概述EasyGo FPGA Solver是EasyGo開發的專門部署在FPGA 硬件上的解算器軟件。根據不同的應用需求，會有不同的FPGA Solver 選擇
2022-05-19 09:21:43
The PCA9541 is a 2-to-1 I2C-bus master selector designed for high reliability dual masterI2C-bus
2009-11-11 12:09:46
21 Platform Flash In-System Programmable Configuration PROMs
When the FPGA is in Master Serial mode, it generates aconfiguration clock that d
2010-04-15 11:12:2181 dsp fpga 電路 打標機上用的主板
2016-06-27 15:24:087 arduino-esp32-master開發環境設置用的庫
2017-08-07 08:53:1725 基于AMIC產品的工業通信總線設計方案-1.4 EtherCAT Master
2018-08-10 00:45:005541 依據SPI同步串行接口的通信協議， 設計一個可配置的、高度靈活的SPI Master 模塊，以滿足正常、異常及強度測試要求。利用Verilog 語言實現SPI接口的設計原理和編程思想。
2018-11-05 17:42:3810793 
基于AMIC產品的工業通信總線設計方案-1.4 EtherCAT Master
2019-05-08 06:16:003647 
問題是FPGA使用JTAG口能把程序到FPGA，FPGA也能跑得動，當配置模式選擇MASTER SPI時，通過JTAG口下載也可以下載成功，但是問題是重新上電發現FPGA無法讀出FLASH的配置文件。
2020-03-15 16:08:002685 
在 AMBA 系列之 AXI 總線協議初探 中，了解到 AXI 總線交互分為 Master / Slave 兩端，而且標準的 AXI 總線支持不同的位寬，既然是總線，那么必須要支持總線互聯，多 Master，多 Slave的場景
2022-02-08 11:44:0212802 使用GA-master的FOPID調諧器
2021-03-24 10:13:210 PCS7下ASCII模式Modbus Master的實現說明。
2021-04-23 09:38:498 對FPGA進行上板調試時，使用最多的是SignalTap，但SignalTap主要用來抓取信號時序，當需要發送信號到FPGA時，Jtag Master可以發揮很好的作用，可以通過Jtag Master對FPGA進行讀寫測試
2022-02-16 16:21:361900 
ardupilot master程序分享
2022-08-24 09:36:230 Gowin SPI Master 和 Slave IP 用戶指南主要包括功能簡介、信號定義、
工作原理、GUI調用等，旨在幫助用戶快速了解Gowin SPI Master IP和Slave
參考設計的特性及使用方法。
2022-09-15 10:13:110 Gowin I2C Master 和 Slave 用戶指南主要包括功能簡介、信號定義、工
作原理、實例化等，旨在幫助用戶快速了解 Gowin I2C Master IP 和 Slave
參考設計的特性及使用方法。
2022-09-15 10:07:011 FPGA端實現SDIO Slave功能 a.FPGA將SDIO Master發送的2KByte數據保存至BRAM。 b.SDIO Master發起讀數據時，FPGA從BRAM讀取2KByte通過SDIO總線傳輸給SDIO Master。
2022-11-10 12:22:181913 ElasticSearch（下文簡稱ES）集群中，每一臺服務器都有自己的角色，有一部分服務器可以設定為候選Master（至少是3臺），也就是說這些服務器已經具備成為Master角色的能力，但是具體誰最終成為Master是要通過選舉才可以。
2023-02-23 09:54:312128 ?AXI接口雖然經常使用，很多同學可能并不清楚Vivado里面也集成了AXI的Verification IP，可以當做AXI的master、pass through和slave，本次內容我們看下AXI VIP當作master時如何使用。
2023-07-27 09:16:13792 
電子發燒友App
工商網監
評論