本文主要基于 Altera Agilex 7 I 系列的開發板，做基于 400G 以太網的 IP 的板級評估，熟悉 Agilex 7 器件與 IP 功能，實際測評 400G 的以太網 IP 性能指標。

開發套件概述

Altera Agilex I 系列 FPGA 開發套件為需要 PCI Express * (PCIe*) 5.0 (32 GT/s)、Compute Express Link* (CXL) v1.1 或 400G 以太網連接的設計提供了一個完整的原型開發和參考平臺。

使用 Agilex 7 FPGA I 系列 FPGA 開發套件可以：

使用 Altera 或第三方的適用 IP*，利用符合 PCI-Express 外形規格的開發板開發和測試 PCIe 5.0 x16 (每通道高達 32 GT/s) 設計。

使用 Altera 或第三方的適用 IP，開發和測試 CXL v1.1/2.0 x16 設計。

使用適用的 Altera 或第三方 IP 開發和測試高速以太網 (最多 400G 總帶寬)。

通過 MCIO 連接器/電纜連接到子卡，以提供額外的連接或內存選項。

操作準備與說明

本次測試使用的軟件版本為：Quartus Prime Pro Edition 23.1，測試使用的板子是：Agilex I-Series FPGA Dev Kit (2x R-Tile and 1x F-Tile)，這個板子有兩個光口：一個 200G 光口，一個 400G 光口。由于光模塊正常工作需要控制 LPMode、RESET_L 兩個信號，只有兩個信號都為高電平時，光模塊才能正常工作。開發板默認 LPMode 為低電平，所以光模塊處于低功耗狀態，因此需要控制 FPC202 讓 LPMode 為高電平。

圖1 FPC202 原理圖

操作步驟

Setp1：控制光模塊信號

1. 使用 Quartus Prime Pro Edition 軟件版本 23.1，啟動 Nios II Command Shell。

圖2 Nios II Command Shell

2. 基于 Nios II Command Shell，將路徑切換到 software 文件夾內含有如下 3 個文件的路徑下面，如下圖 (圖3) 標記紅色方框所示：

圖3 路徑切換文件

3. 使用 programmer 下載 sof 文件 (bts_config.sof) 到開發板中。

4. 使用 run.sh 下載 fm8_fpga_nios2.elf ?文件，需要注意 elf 與 sh 文件必須放在一個文件夾下面，運行指令：./run.sh 1 1 0。

5. 配置運行 sh 文件，運行成功的界圖信息如下圖 (圖4)，需要打印出 success。

圖4 sh 文件運行成功信息界面

Setp2：下載 sof 文件，啟動軟件測試環境

1. 使用 programmer 下載含有 400G 功能的 sof 文件。

2. 啟動 System Debugging Toolkits，如下圖 (圖5) 所示：

圖5 啟動 System Debugging Toolkits

3. 基于下圖 (圖6) 的 Tcl Console 窗口界面，確認將工作路徑切換到含有 ttk_helper_ftile_v2p3.tcl 的路徑下面，分別執行下面的 4 條指令：

source ttk_helper_ftile_v2p3.tcl
set_media_mode ftile_phy_0 8 0x14 0
reset_phy ftile_phy_0 1
show_pma_settings_ftile ftile_phy_0 8 1

圖6 Tcl Console 窗口界面

4. 確認底層信號狀態，相關狀態如下圖 (圖7) 所示：

圖7 底層信號狀態顯示界面

5. 基于下圖 (圖8) 標記的順序，測試網絡報文。

圖8 網絡報文測試順序

總結

本文主要介紹了如何使用 Altera 的開發套件快速對 400G Ethernet IP 做相關的技術評估，從而加快研發速度，降低設計風險。欲了解更多 Altera 相關方案或技術信息，請與駿龍科技當地的辦事處聯系。