VHDL設計的串口通信程序

本模塊的功能是驗證實現和PC機進行基本的串口通信的功能。需要在
PC機上安裝一個串口調試工具來驗證程序的功能。
程序實現了一個收發一幀10個bit（即無奇偶校驗位）的串口控
制器，10個bit是1位起始位，8個數據位，1個結束
位。串口的波特律由程序中定義的div_par參數決定，更改該參數可以實
現相應的波特率。程序當前設定的div_par 的值是0x104，對應的波特率是
9600。用一個8倍波特率的時鐘將發送或接受每一位bit的周期時間
劃分為8個時隙以使通信同步.
程序的工作過程是：串口處于全雙工工作狀態，按動key2，CPLD向PC發送皐elcome"
字符串（串口調試工具設成按ASCII碼接受方式）；PC可隨時向CPLD發送0-F的十六進制
數據，CPLD接受后顯示在7段數碼管上。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY UART IS
?? PORT (
????? clk???????????????????? : IN std_logic;??
????? rst???????????????????? : IN std_logic;??
????? rxd???????????????????? : IN std_logic;?? 串行數據接收端
????? txd???????????????????? : OUT std_logic; 串行數據發送端?
????? en????????????????????? : OUT std_logic_vector(7 downto 0); 數碼管使能
????? seg_data??????????????? : OUT std_logic_vector(7 DOWNTO 0); 數碼管數據?
????? key_input?????????????? : IN std_logic? 按鍵輸入
????? );
END UART;

ARCHITECTURE arch OF UART IS
?? //////////////////inner reg////////////////////
?? SIGNAL div_reg????????????????? :? std_logic_vector(15 DOWNTO 0);分頻計數器，分頻值由波特率決定。分頻后得到頻率8倍波特率的時鐘??
?? SIGNAL div8_tras_reg??????????? :? std_logic_vector(2 DOWNTO 0);該寄存器的計數值對應發送時當前位于的時隙數??
?? SIGNAL div8_rec_reg???????????? :? std_logic_vector(2 DOWNTO 0);? 寄存器的計數值對應接收時當前位于的時隙數
?? SIGNAL state_tras?????????????? :? std_logic_vector(3 DOWNTO 0);? 發送狀態寄存器
?? SIGNAL state_rec??????????????? :? std_logic_vector(3 DOWNTO 0); 接受狀態寄存器
?? SIGNAL clkbaud_tras???????????? :? std_logic; 以波特率為頻率的發送使能信號?
?? SIGNAL clkbaud_rec????????????? :? std_logic; 以波特率為頻率的接受使能信號?
?? SIGNAL clkbaud8x??????????????? :? std_logic; 以8倍波特率為頻率的時鐘，它的作用是將發送或接受一個bit的時鐘周期分為8個時隙?
?? SIGNAL recstart???????????????? :? std_logic; 開始發送標志
?? SIGNAL recstart_tmp???????????? :? std_logic; 開始接受標志?
?? SIGNAL trasstart??????????????? :? std_logic;??
?? SIGNAL rxd_reg1???????????????? :? std_logic; 接收寄存器1?
?? SIGNAL rxd_reg2???????????????? :? std_logic; 接收寄存器2，因為接收數據為異步信號，故用兩級緩存?
?? SIGNAL txd_reg????????????????? :? std_logic; 發送寄存器?
?? SIGNAL rxd_buf????????????????? :? std_logic_vector(7 DOWNTO 0);接受數據緩存??
?? SIGNAL txd_buf????????????????? :? std_logic_vector(7 DOWNTO 0);發送數據緩存??
?? SIGNAL send_state?????????????? :? std_logic_vector(2 DOWNTO 0);每次按鍵給PC發送"Welcome"字符串，這是發送狀態寄存器??
?? SIGNAL cnt_delay??????????????? :? std_logic_vector(19 DOWNTO 0);延時去抖計數器??
?? SIGNAL start_delaycnt?????????? :? std_logic;? 開始延時計數標志
?? SIGNAL key_entry1?????????????? :? std_logic;? 確定有鍵按下曛?
?? SIGNAL key_entry2?????????????? :? std_logic;? 確定有鍵按下標志
?? //////////////////////////////////////////////
?? CONSTANT? div_par?????????????? :? std_logic_vector(15 DOWNTO 0) := "0000000100000100";
?? 分頻參數，其值由對應的波特率計算而得，按此參數分頻的時鐘頻率是波倍特率的8倍，此處值對應9600的波特率，即分頻出的時鐘頻率是9600*8????
?? SIGNAL txd_xhdl3??????????????? :? std_logic;??

BEGIN
?? en <="01010101" ;7段數碼管使能信號賦值
?? txd <= txd_xhdl3;??
?? txd_xhdl3 <= txd_reg ;

?? PROCESS(clk,rst)
?? BEGIN
??????
????? IF (NOT rst = ’1’) THEN
???????? cnt_delay <= "00000000000000000000";???
???????? start_delaycnt <= ’0’;???
????? ELSIF(clk’EVENT AND clk=’1’)THEN
???????? IF (start_delaycnt = ’1’) THEN
??????????? IF (cnt_delay /= "11000011010100000000") THEN
?????????????? cnt_delay <= cnt_delay + "00000000000000000001";???
??????????? ELSE
?????????????? cnt_delay <= "00000000000000000000";???
?????????????? start_delaycnt <= ’0’;???
??????????? END IF;
???????? ELSE
??????????? IF ((NOT key_input=’1’) AND (cnt_delay = "00000000000000000000")) THEN
?????????????? start_delaycnt <= ’1’;???
??????????? END IF;
???????? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(clk,rst)
?? BEGIN
??????
????? IF (NOT rst = ’1’) THEN
???????? key_entry1 <= ’0’;???
????? ELSIF(clk’EVENT AND clk=’1’)THEN
???????? IF (key_entry2 = ’1’) THEN
??????????? key_entry1 <= ’0’;???
???????? ELSE
??????????? IF (cnt_delay = "11000011010100000000") THEN
?????????????? IF (NOT key_input = ’1’) THEN
????????????????? key_entry1 <= ’1’;???
?????????????? END IF;
??????????? END IF;
???????? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(clk,rst)
?? BEGIN
??????
????? IF (NOT rst = ’1’) THEN
???????? div_reg <= "0000000000000000";???
????? ELSIF(clk’EVENT AND clk=’1’)THEN
???????? IF (div_reg = div_par - "0000000000000001") THEN
??????????? div_reg <= "0000000000000000";???
???????? ELSE
??????????? div_reg <= div_reg + "0000000000000001";???
???????? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(clk,rst)? 分頻得到8倍波特率的時鐘
?? BEGIN
??????
????? IF (NOT rst = ’1’) THEN
???????? clkbaud8x <= ’0’;???
????? ELSIF(clk’EVENT AND clk=’1’)THEN
???????? IF (div_reg = div_par - "0000000000000001") THEN
??????????? clkbaud8x <= NOT clkbaud8x;???
???????? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(clkbaud8x,rst)
?? BEGIN
????? IF (NOT rst = ’1’) THEN
???????? div8_rec_reg <= "000";???
????? ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
???????? IF (recstart = ’1’) THEN? 接收開始標志
??????????? div8_rec_reg <= div8_rec_reg + "001";接收開始后，時隙數在8倍波特率的時鐘下加1循環???
???????? END IF;
??? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(clkbaud8x,rst)
?? BEGIN
????? IF (NOT rst = ’1’) THEN
???????? div8_tras_reg <= "000";???
????? ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
???????? IF (trasstart = ’1’) THEN
??????????? div8_tras_reg <= div8_tras_reg + "001";發送開始后，時隙數在8倍波特率的時鐘下加1循環???
???????? END IF;
??? END IF;
????? END IF;
?? END PROCESS;

?? PROCESS(div8_rec_reg)
?? BEGIN
????? IF (div8_rec_reg = "111") THEN
???????? clkbaud_rec <= ’1’; -在第7個時隙，接收??
????? ELSE
???????? clkbaud_rec <= ’0’;???
????? END IF;
?? END PROCESS;

?? PROCESS(div8_tras_reg)
?? BEGIN
????? IF (div8_tras_reg = "111") THEN
???????? clkbaud_tras <= ’1’;? 在第7個時隙，發送使能信號有效，將數據發出?
????? ELSE
???????? clkbaud_tras <= ’0’;???
????? END IF;
?? END PROCESS;

?? PROCESS(clkbaud8x,rst)
?? BEGIN
????? IF (NOT rst = ’1’) THEN
???????? txd_reg <= ’1’;???
???????? trasstart <= ’0’;???
???????? txd_buf <= "00000000";???
???????? state_tras <= "0000";???
???????? send_state <= "000";???
???????? key_entry2 <= ’0’;???
????? ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
???????? IF (NOT key_entry2 = ’1’) THEN
??????????? IF (key_entry1 = ’1’) THEN
?????????????? key_entry2 <= ’1’;???
?????????????? txd_buf <= "01110111";?? "w"
??????????? END IF;
???????? ELSE
??????????? CASE state_tras IS
?????????????? WHEN "0000" =>? 發送起始位
??????????????????????? IF ((NOT trasstart=’1’) AND (send_state < "111") ) THEN
?????????????????????????? trasstart <= ’1’;???
??????????????????????? ELSE
?????????????????????????? IF (send_state < "111") THEN
????????????????????????????? IF (clkbaud_tras = ’1’) THEN
???????????????????????????????? txd_reg <= ’0’;???
???????????????????????????????? state_tras <= state_tras + "0001";???
????????????????????????????? END IF;
?????????????????????????? ELSE
????????????????????????????? key_entry2 <= ’0’;???
????????????????????????????? state_tras <= "0000";???
?????????????????????????? END IF;
??????????????????????? END IF;
?????????????? WHEN "0001" => 發送第1位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0010" =>? 發送第2位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0011" =>? 發送第3位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0100" => 發送第4位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0101" => 發送第5位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0110" => 發送第6位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "0111" => 發送第7位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "1000" =>? 發送第8位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= txd_buf(0);???
?????????????????????????? txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "1001" =>? 發送停止位
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? txd_reg <= ’1’;???
?????????????????????????? txd_buf <= "01010101";???
?????????????????????????? state_tras <= state_tras + "0001";???
??????????????????????? END IF;
?????????????? WHEN "1111" =>
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? state_tras <= state_tras + "0001";???
?????????????????????????? send_state <= send_state + "001";???
?????????????????????????? trasstart <= ’0’;???
?????????????????????????? CASE send_state IS
????????????????????????????? WHEN "000" =>
?????????????????????????????????????? txd_buf <= "01100101"; "e"??
????????????????????????????? WHEN "001" =>
?????????????????????????????????????? txd_buf <= "01101100"; "l"??
????????????????????????????? WHEN "010" =>
?????????????????????????????????????? txd_buf <= "01100011";? "c"?
????????????????????????????? WHEN "011" =>
?????????????????????????????????????? txd_buf <= "01101111"; "o"?
????????????????????????????? WHEN "100" =>
?????????????????????????????????????? txd_buf <= "01101101";? "m"?
????????????????????????????? WHEN "101" =>
?????????????????????????????????????? txd_buf <= "01100101"; "e"??
????????????????????????????? WHEN OTHERS? =>
?????????????????????????????????????? txd_buf <= "00000000";?
?????????????????????????????
?????????????????????????? END CASE;
??????????????????????? END IF;
?????????????? WHEN OTHERS? =>
??????????????????????? IF (clkbaud_tras = ’1’) THEN
?????????????????????????? state_tras <= state_tras + "0001";???
?????????????????????????? trasstart <= ’1’;???
??????????????????????? END IF;
??????????????
??????????? END CASE;
???????? END IF;
????? END IF;
?END IF;
?? END PROCESS;

?? PROCESS(clkbaud8x,rst)? 接受PC機的數據
?? BEGIN
????? IF (NOT rst = ’1’) THEN
???????? rxd_reg1 <= ’0’;???
???????? rxd_reg2 <= ’0’;???
???????? rxd_buf <= "00000000";???
???????? state_rec <= "0000";???
???????? recstart <= ’0’;???
???????? recstart_tmp <= ’0’;???
????? ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
???????? rxd_reg1 <= rxd;???
???????? rxd_reg2 <= rxd_reg1;???
???????? IF (state_rec = "0000") THEN
??????????? IF (recstart_tmp = ’1’) THEN
?????????????? recstart <= ’1’;???
?????????????? recstart_tmp <= ’0’;???
?????????????? state_rec <= state_rec + "0001";???
??????????? ELSE
?????????????? IF ((NOT rxd_reg1 AND rxd_reg2) = ’1’) THEN 檢測到起始位的下降沿，進入接受狀態
????????????????? recstart_tmp <= ’1’;???
?????????????? END IF;
??????????? END IF;
???????? ELSE
??????????? IF (state_rec >= "0001" AND state_rec<="1000") THEN
?????????????? IF (clkbaud_rec = ’1’) THEN
????????????????? rxd_buf(7) <= rxd_reg2;???
????????????????? rxd_buf(6 DOWNTO 0) <= rxd_buf(7 DOWNTO 1);???
????????????????? state_rec <= state_rec + "0001";???
?????????????? END IF;
??????????? ELSE
?????????????? IF (state_rec = "1001") THEN
????????????????? IF (clkbaud_rec = ’1’) THEN
???????????????????? state_rec <= "0000";???
???????????????????? recstart <= ’0’;???
????????????????? END IF;
?????????????? END IF;
??????????? END IF;
???????? END IF;
????? END IF;
?END IF;
?? END PROCESS;

?? PROCESS(rxd_buf)?? 將接受的數據用數碼管顯示出來
?? BEGIN
????? CASE rxd_buf IS
???????? WHEN "00110000" =>
????????????????? seg_data <= "00000011"; 0??
???????? WHEN "00110001" =>
????????????????? seg_data <= "10011111"; 1?
???????? WHEN "00110010" =>
????????????????? seg_data <= "00100101"; 2?
???????? WHEN "00110011" =>
????????????????? seg_data <= "00001101"; 3??????
???????? WHEN "00110100" =>
????????????????? seg_data <= "10011001"; 4??
&nbs p;??????? WHEN "00110101" =>
????????????????? seg_data <= "01001001"; 5?
???????? WHEN "00110110" =>
????????????????? seg_data <= "01000001"; 6??
???????? WHEN "00110111" =>
????????????????? seg_data <= "00011111"; 7??
???????? WHEN "00111000" =>
????????????????? seg_data <= "00000001"; 8???
???????? WHEN "00111001" =>
????????????????? seg_data <= "00001001"; 9??
???????? WHEN "01000001" =>
????????????????? seg_data <= "00010001"; A??
???????? WHEN "01000010" =>
????????????????? seg_data <= "11000001"; B??
???????? WHEN "01000011" =>
????????????????? seg_data <= "01100011"; C??
???????? WHEN "01000100" =>
????????????????? seg_data <= "10000101"; D?
???????? WHEN "01000101" =>
????????????????? seg_data <= "01100001"; E??
???????? WHEN "01000110" =>
????????????????? seg_data <= "01110001"; F???
???????? WHEN OTHERS? =>
????????????????? seg_data <= "11111111";??????????
????? END CASE;
?? END PROCESS;
END arch;

閱讀全文

vhdl(127605) vhdl(127605)
串口通信(54799) 串口通信(54799)

基于Linux環境下串口通信的應用設計

本文介紹了Linux環境下串口通信的設計方法和步驟，并介紹了ARM9微處理器s3c2440在Linux下和C8051Fxxx系列單片機進行串行通信的設計方法，給出了硬件連接和通信程序流程圖。該方法

2014-05-24 10:50:47

2623

VHDL串口程序怎么寫啊？具體要求就是這樣~！

VHDL串口程序怎么寫??？具體要求就是這樣~！http://zhidao.baidu.com/question/547288797?quesup2&oldq=1

2013-05-24 21:16:33

串口通信的波特率計算

想實現FPGA與PC之間的串口通信，用VHDL編程，請問波特率應該如何用VHDL實現？

2013-08-08 18:32:04

LABVIEW 的虛擬串口和串口通信程序

LABVIEW 的虛擬串口和串口通信程序SSCOM3.2，非常好的LABVIEW 串口通信伴侶，事半功倍

2015-12-15 13:10:33

labview串口通信程序集

labview串口通信程序集，包含labview串口通信的各類程序

2012-08-26 11:05:16

基于EPM240T100的串口通信

CPLD串口通信模塊硬件設計二、VHDL程序模塊設計及描述使用VHDL 對CPLD 進行編程，設計3 個模塊，波特率發生模塊，接收器，發送器。1. 波特率發生模塊波特率發生器實際是一個分頻器，如前所述

2013-11-13 11:01:30

如何利用VHDL語言實現FPGA與單片機的串口異步通信電路？

本文介紹利用VHDL語言實現 FPGA與單片機的串口異步通信電路。

2021-04-29 06:34:57

跪求 vhdl +lcd+串口接收

請問那位大神有用vhdl語言編寫的通過串口接收數據在lcd上顯示的程序啊。。。。。。實在是不會啊。

2013-08-14 11:19:53

rs232串口通信程序

rs232串口通信程序小工具，非常實用，超作方便。

2007-12-25 12:54:19

156

1602液晶驅動程序(基于VHDL)

1602液晶驅動程序(基于VHDL)

2008-10-08 12:31:39

189

多線程在VC++串口通信程序中的應用

本文通過一機房監控系統程序中串口通信對多線程的應用來介紹Windows 9X/NT操作系統中多線程的應用和VC++對多線程的支持。關健詞：多線程，串口通信在現代的各種實時監控系

2009-09-03 11:45:29

VHDL 語言程序的元素

VHDL 語言程序的元素:本章主要內容：􀁺VHDL語言的對象􀁺VHDL語言的數據類型􀁺VHDL語言的運算符􀁺VHDL語言的標識符􀁺VHDL語言的詞法單元

2009-09-28 14:32:21

數字電池EDA入門之VHDL程序實現集

數字電池EDA入門之VHDL程序實現集

2009-12-07 14:14:57

VHDL源程序100例

VHDL源程序100例

2010-11-01 17:05:30

319

用VHDL設計專用串行通信芯片

用VHDL設計專用串行通信芯片一種專用串行同步通信芯片（該芯片內部結構和操作方式以INS8250為參考）的VHDL設計及CPLD實現，著重介紹了用VHDL及CPLD設計專用通信芯片的

2009-10-12 19:07:48

1701

VB串口通信教程

本文給出了VB串口通信的源程序，希望對您研究VB 串口通信有所幫助！界面如下：

2011-07-09 16:30:40

556

基于Visual C#的串口通信程序設計

利用SerialPort組件,對實現串口讀寫數據及簡單數據處理的方法作了探討,通過 SerialPort組件屬性、方法,可以方便靈活地寫出串口通信程序,生成的軟件界面友好、操作使用方便。實踐證明

2011-10-19 15:12:57

153

msp430串口通信源程序

msp430串口通信源程序，感興趣的可以下載看看！

2015-12-10 15:46:33

51單片機與PC串口通信程序

51單片機與PC串口通信程序。

2015-12-24 11:30:09

數字鐘VHDL程序

數字鐘VHDL程序，quartusii軟件，八位七段數碼管顯示時間，按鍵可控

2015-12-31 14:56:34

完整FPGA串口程序（測試通過(FPGA給PC機發)）

VHDL串口發送的程序，主要是FPGA給Pc發送數據。

2016-01-06 10:21:22

PC機雙串口互通信程序設計

【LabVIEW從入門到精通】5.1 PC機雙串口互通信程序設計(利用LabVIEW實現)

2016-01-08 15:42:28

PC與PC串口通信程序設計

【LabVIEW從入門到精通】5.1 PC與PC串口通信程序設計(利用LabVIEW實現)

2016-01-08 15:46:25

PC機與單片機串口通信程序設計

【LabVIEW從入門到精通】5.2.4.2 PC機與單片機串口通信程序設計

2016-01-08 15:47:40

PC機與單片機串口通信程序設計.zip

【LabVIEW從入門到精通】5.2.4.4 PC機與單片機串口通信程序設計

2016-01-08 15:48:44

PC與PC串口通信_LabVIEW程序案例

程序案例 PC與PC串口通信，喜歡的朋友可以下載來學習。

2016-01-12 15:37:39

PC與單片機串口通信_labview程序案例

程序案例 PC與單片機串口通信，喜歡的朋友可以下載來學習。

2016-01-12 15:38:14

111

PC與智能儀器串口通信_labview程序案例

程序案例 PC與智能儀器串口通信，喜歡的朋友可以下載來學習。

2016-01-12 15:39:25

利用LabWindowsCVI實現串口通信_labview程序案例

程序案例利用LabWindowsCVI實現串口通信

2016-01-12 15:44:36

131

PC與PLC串口通信_labview程序案例

程序案例PC與PLC串口通信，喜歡的朋友可以下載來學習。

2016-01-13 16:12:56

PC與GSM短信模塊串口通信_labview程序案例

程序案例PC與GSM短信模塊串口通信，喜歡的朋友可以下載來學習。

2016-01-13 16:13:03

PC與單片機串口通信【多種任務程序集合】_程序案例

程序案例 PC與單片機串口通信【多種任務程序集合】

2016-01-13 16:22:46

基于FPGA的串口通信設計_王鵬

介紹FPGA的串口通信有發送模塊與接收模塊的程序

2016-03-03 16:31:54

51單片機串口通信程序

51單片機串口通信程序，帶有詳細例程，希望可以給你幫助。

2016-05-16 11:56:08

120

STM32串口通信

STM32 串口通信簡單程序 需要串口助手輸入1點亮LED 輸入0熄滅LED

2016-06-14 14:13:26

ARM基礎應用實驗_串口通信

ARM嵌入式應用程序架構設計實例精講--ARM基礎應用實驗01串口通信

2016-07-08 11:08:19

串口通信

單片機相關知識學習教材的源程序之串口通信

2016-09-01 15:01:52

serial串口程序_java

這是一個串口通信的程序，可以識別串口，接受傳感信息。

2016-09-26 16:31:14

VHDL程序結構

VHDL程序實體--EDA資料，設計實體是VHDL語言設計的基本單元，簡單的可以是一個與門，復雜的可以是一個微處理器或一個數字系統，其結構基本是一致的，都是由實體說明和結構體兩部分組成。實體說明

2016-11-21 15:40:34

串口通信源程序

串口通信源程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-05 16:01:59

vhdl 100例子程序

vhdl 100例子程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 17:17:12

VHDL波形發生器程序

VHDL波形發生器程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 17:17:12

指示燈循環_VHDL程序

指示燈循環 VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

狀態機VHDL程序

狀態機VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

鍵盤消抖電路VHDL程序

鍵盤消抖電路VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

加法器VHDL程序

加法器VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

VOTE7 VHDL程序

VOTE7 VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

VGA_VHDL程序

VGA VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 15:51:00

STRING VHDL程序

STRING VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:55:47

PULSE WIDTH VHDL程序

PULSE WIDTH VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:55:47

PLUSE VHDL程序

PLUSE VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:55:47

MUTICOUNT VHDL程序

MUTICOUNT VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

GRAYTOBIN VHDL程序

GRAYTOBIN VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

DJK觸發器 VHDL程序

DJK觸發器 VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

COUNT計數器VHDL程序

COUNT計數器VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

BCDADDER VHDL程序

BCDADDER VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

ALPHER VHDL程序

ALPHER VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

ADDER4 VHDL程序

ADDER4 VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

4乘4矩陣鍵盤的掃描程序_VHDL程序

4乘4矩陣鍵盤的掃描程序 VHDL程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

VHDL例程串口_源程序

VHDL例程串口源程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-11 11:20:11

VHDL例程iic程序

VHDL例程 iic源程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-10 17:12:34

VHDL例程VGA程序

VHDL例程VGA程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-10 17:12:34

VHDL例程FIFO程序

VHDL例程 FIFO程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-10 17:12:34

VHDL例程分頻器程序

VHDL例程分頻器程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-10 17:12:34

VHDL例程SPI源程序

VHDL例程 SPI源程序，感興趣的小伙伴們可以瞧一瞧。

2016-11-10 17:12:34

用VHDL設計專用串行通信芯片

用VHDL設計專用串行通信芯片，下來看看。

2016-12-20 18:02:50

C#串口通信程序

2017-01-02 19:57:54

串口通信程序讀寫操作

2017-09-22 15:01:31

VB串口通信程序設計經典教程

2017-11-18 12:00:26

rs232介紹_rs232串口通信程序

本文為大家介紹rs232串口通信程序。

2018-01-14 11:38:20

10282

上位機串口通信數據接收事件程序

上位機串口通信主要介紹通信串口的初始化和串口緩沖區數據的讀取，因為此處只是作為指令來讀取，數據量小，所以緩沖區數據的讀取為有數據接收便觸發串口的數據接收事件。

2018-03-13 15:08:00

3761

串口通信的原理,IO口模擬UART串口通信

UART串口波特率，常用的值是300、600、1200、2400、4800、9600、14400、19200、28800、38400、57600、115200等速率。IO口模擬UART串行通信程序是一個簡單的演示程序，我們使用串口調試助手下發一個數據，數據加1后，再自動返回。

2018-05-04 15:26:16

20961

串口通信的原理及USB轉串口通信

IO口模擬串口通信，讓大家了解了串口通信的本質，但是我們的單片機程序卻需要不停的檢測掃描單片機IO口收到的數據，大量占用了單片機的運行時間。這時候就會有聰明人想了，其實我們并不是很關心通信的過程，我們只需要一個通信的結果，最終得到接收到的數據就行了。

2018-05-07 15:54:22

95602

串口雙機通信 keil uVision4程序代碼下載

串口雙機通信 keil程序代碼（c語言及匯編語言）及proteus仿真圖兩機聯調

2018-05-15 10:46:11

STM32的三種串口通信協議介紹

本文首先介紹了STM32串口硬件電路及串口編程，其次介紹了STM32的三種串口通信協議，最后介紹了STM32串口通信程序設計要點。

2018-05-25 09:33:21

37250

VC串口通信程序資料合集免費下載

本文檔的主要內容詳細介紹的是VC串口通信程序資料合集免費下載

2018-07-16 08:00:00

API串口通信應用程序軟件免費下載

本文檔的主要內容詳細介紹的是API串口通信應用程序軟件免費下載。

2018-09-26 08:00:00

單片機與PC串口通信的程序及電路圖詳解

單片機與pc串口通信程序及電路圖

2018-10-14 10:28:25

15026

MATLAB串口調試助手應用程序和基于MATLAB開發USB的串口通信源代碼

本文檔的主要內容詳細介紹的是MATLAB串口調試助手應用程序和基于MATLAB開發USB的串口通信源代碼。

2018-11-05 08:00:00

串口通信的應用程序資料合集免費下載

本文檔的主要內容詳細介紹的是串口通信的應用程序資料合集免費下載.

2019-03-08 16:55:02

串口通信的C語言程序免費下載

本文檔的主要內容詳細介紹的是串口通信的C語言程序免費下載。

2019-03-28 16:20:59

串口通信控制舵機的C語言程序和資料合集免費下載

本文檔的主要內容詳細介紹的是串口通信控制舵機的C語言程序和資料合集免費下載。

2019-03-29 08:00:00

51單片機進行串口通信的C#程序免費下載

本文檔的主要內容詳細介紹的是51單片機進行串口通信的C#程序免費下載。

2019-08-26 17:30:00

使用51單片機進行UART串口通信的程序免費下載

本文檔的主要內容詳細介紹的是使用51單片機進行UART串口通信的程序免費下載。

2019-08-21 17:31:00

51單片機的串口通信驅動程序免費下載

本文檔的主要內容詳細介紹的是51單片機的串口通信驅動程序免費下載。

2019-08-14 17:32:00

使用軟件模擬串口通信的程序免費下載

本文檔的主要內容詳細介紹的是使用軟件模擬串口通信的程序免費下載。

2019-08-08 17:33:00

使用單片機進行串口通信的程序免費下載

本文檔的主要內容詳細介紹的是使用單片機進行串口通信的程序免費下載。

2019-07-26 17:36:00

C#與51單片機進行串口通信的程序免費下載

本文檔的主要內容詳細介紹的是C#與51單片機進行串口通信的程序免費下載。

2019-07-26 17:36:00

使用單片機模擬串口通信的程序免費下載

本文檔的主要你詳細介紹的是使用單片機模擬串口通信的程序免費下載。

2019-07-24 17:37:00

寫串口通信程序會遇到那些坑

因為我們向HC6800燒程序都是使用圖1所示的軟件，所以我想當然地認為可以直接通過HC6800上的U轉串進行串口通信，而我的同學信誓旦旦地告訴我可以。坑爹。并且這個軟件好像也在提示可以用直接

2019-05-23 17:59:00

vhdl語言怎么仿真_vhdl語言的基本結構

在VHDL程序中，實體（ENTITY）和結構體（ARCHITECTURE）這兩個基本結構是必須的，他們可以構成最簡單的VHDL程序。通常，最簡單的VHDL程序結構中還包含另一個最重要的部分，即庫（LIBRARY）和程序包（PACKAGE）。

2020-04-23 15:43:38

4224

588

已全部加載完成

搜索歷史

VHDL設計的串口通信程序

評論