1、引言

隨著電子系統的日益精密、復雜及多功能化，電子干擾問題日趨嚴重，它可使系統的性能發生變化、減弱，甚至導致系統完全失靈。特別是EMI／RFI（電磁干擾／射頻干擾）問題，已成為近幾年電子產業的熱點。為此，不少國家的專業委員會相繼制定了法規，對電子產品的電磁波不泄露、抗干擾能力提出了嚴格規定，并強制執行。

美國聯邦通信委員會（FCC）于1983年頒布了20780文件，對計算機類器件的EMI進行限制；德國有關部門頒布了限制EMI的VDE規范，在放射和輻射方面的約束比FCC規范更嚴格；歐洲共同體又在VDE規范中增加了RF抗擾性、靜電泄放和電源線抗擾性等指標。FCC、VDE規范將電子設備分為A（工業類設備）和B（消費類設備）兩類，具體限制如表1所示。

此外，還有一系列適用于電子EMI／RFI防護的標準文件：MIL－STD－461、MIL－STD－462、MIL－STD－463、MIL－STD－826、MIL－E－6051、MIL－I－6181、MIL－I－11748、MIL－I－26600、MSFC－SPEC279等，所有這些法規性文件對電子系統的干擾防護起到了重大的作用。本文詳細討論了電子線路及系統中EMI／RFI的特征及其抑制措施。

2、EMI／RFI特性分析

電子系統的干擾主要有電磁干擾（EMI）、射頻干擾（RFI）和電磁脈沖（EMP）三種，根據其來源可分為外界和內部兩種，每個電子電氣設備均可看作干擾源，這種干擾源不勝枚舉。EMI是在電子設備中產生的不需要的響應；RFI則從屬于EMI；EMP是一種瞬態現象，它可由系統內部原因（電壓沖擊、電源中斷、電感負載轉換等）或外部原因（閃電、核爆炸等）引起，能耦合到任何導線上，如電源線和電話線等，而與這些導線相連的電子系統將受到瞬時嚴重干擾或使系統內的電子電路受到永久性損壞。圖1給出了常見EMI／RFI的干擾源及其頻率范圍。

圖1、常見干擾源及頻率范圍

2.1、干擾途徑

任何干擾問題可分解為干擾源、干擾接收器和干擾的耦合途徑三個方面，即所謂的干擾三要素。如表2所示。

干擾信號是通過傳導（電路或系統的內部連接，干擾源和接收器由導體連接）、輻射（寄生電感和寄生電容，干擾源和接收器相距大于數個波長）和感應（電容效應與電感效應，干擾源和接收器相距小于數個波長）到達接收器。如果干擾信號的頻率小于30 MHz，主要通過內部連接耦合；如果大于30 MHz，其耦合途徑是電纜輻射和連接器泄露；如果大于300 MHz，其耦合途徑是插槽和母板輻射。許多情況下，干擾信號是一寬帶信號，其耦合方式包括上述所有情形。

2.2、EMI特性分析

在電子系統設計中，應從三個方面來考慮電磁干擾問題：首先是電子系統產生和發射干擾的程度；其次是電子系統在強度為1～10 V／m、距離為3米的電磁場中的抗擾特性；第三是電子系統內部的干擾問題。

利用干擾三要素分析與EMI相關的問題需要用FAT—ID概念。FAT—ID是描述任何EMI問題固有特性的五個關鍵因素的縮寫，這五個關鍵參數是頻率、幅度、時間、阻抗和距離。實際上，信號的時間響應包含了干擾頻譜響應的所有信息。在數字系統中，信號上升時間和脈沖重復率產生的頻譜分量可根據下式計算：

將FAT—ID應用于電子系統時，EMI輻射便成為信號上升時間和脈沖重復率的二次函數。
在EMI分析中的另一個重要參數是電纜的尺寸、導線及護套，這是因為，當EMI成為關鍵因素時，電纜相當于天線或干擾的傳輸器，必須考慮其物理長度與屏蔽問題。

內部干擾是指系統內部高速數字線路對敏感模擬線路和其它數字線路的影響，或電源噪聲對模擬／數字線路的污染。內部干擾通常產生于數字和模擬電路之間，或驅動器與數字線路之間。

2.3、RFI特性分析

現實生活中的無線電發射源是極其豐富的，如無線電臺、電視臺、移動通信、計算機、電動機、電錘等等，數不勝數。所有這些電子活動都會影響電子系統的性能。無論RFI的強度和位置如何，電子系統對RFI必須有一個最低的抗擾度。在通信、無線電工程中，抗擾度定義為設備承受每單位RFI功率強度的敏感度。在大多數RFI分析中，用電場強度來描述RFI激勵，即

式中E為電場強度（V／m）；PT為發送功率（mW／cm2）。

從“干擾源—耦合途徑—接收器”的觀點出發，電場強度E是發射功率、天線增益和距離的函數，即

式中GA為天線增益；d為電路或系統距干擾源的距離（m）。

由于模擬電路一般在高增益下運行，對RF場比數字電路更為敏感，因此，必須解決μV級和mV級信號的問題；對于數字電路，由于它具有較大的信號擺動和噪聲容限，所以對RF場的抑制力更強。RF場可通過電感／電容耦合產生噪聲電壓或噪聲電流。

3、無源元件在EMI／RFI環境中的特性

無源元件的合理使用可減小EMI／RFI對電路或系統的影響，對于設計者，應對抗干擾的主要工具--無源元件有足夠的了解，特別是它們的非理想作用。圖2給出了無源器件在電路中的非理想特性。

圖2、無源器件在電路中的非理想特性

可以看出，在很高頻率時，導線變成了反射線，電容變成了電感，電感變成了電容，電阻變成了共振電路。在低頻時，導線具有很低的電阻（＜0.0656Ω／m），但它的寄生電感約為0.079 nH／m，當頻率大于13 kHz時，就變成了電感，由于電感的不可控性，最終使其變成一根發射線。根據天線理論可知，無端接的傳輸線將變成一個具有增益的天線。

4、低通濾波器在抑制EMI／RFI中的應用

低通濾波器是一種很早就被人們采用的干擾凈化技術，對共模和差模噪聲有較強的抑制作用。圖3所示電路可用于防止模擬電路受EM場和RF場干擾。

圖3、模擬電路防止RFI的技術原理

可以看出，干擾的耦合途徑有信號輸入、信號輸出和電源供應三個點，所以采用0.1μF的高頻陶瓷電容對所有的電源供應端進行退耦；采用截止頻率高于信號帶寬10～100倍的低通濾波器對所有的信號線進行濾波。

對于低通濾波器，必須保證在預期的最高頻率段也是有效的，因為，實際的低通濾波器在高頻時會出現泄露現象，如圖4所示。這是由于寄生電容引起電感效率的損失，寄生電感引起電容效率的損失所造成的。對于低通濾波器（電感、電容組成），當輸入信號頻率比濾波器截止頻率高100～1000倍時，就發生泄露現象。為此，一般不采用一級低通濾波器，而是分為低頻帶、中頻帶和高頻帶且每個頻帶單獨設置濾波器，如圖5所示。

圖4、低通濾波器在100～1000f3dB時的效率

圖5、多級濾波器

圖5中，低頻帶寬為10 kHz～1 MHz；中頻帶寬為1 MHz～100 MHz；高頻帶寬為100 MHz～1GHz。在低通濾波器中，如果存在任何對地阻抗，該阻抗便成為高頻噪聲的旁路路徑，因此，濾波器的地應是寬頻帶且連接到低阻抗點或地線層上，以優化濾波性能。另外，高頻電容的引腳應盡可能短，最好采用低電感表面貼片式瓷片電容。

5、電源線的EMI／RFI抑制對策

電源線的EMI／RFI是由瞬變電壓引起的，因此，這類干擾的抑制對策主要是提高電路或系統對瞬變電壓的適應能力。分析和實踐證明下述措施對提高電源抗干擾能力是有效的。

（1）在電源引入端加混合電源瞬變保護網絡。

如圖6所示，氣體放電管和大功率齊納二極管提供差模與共模保護，在要求不高時，可用金屬氧化物壓敏電阻代替齊納二極管。扼流圈用來吸收浪涌電流。

圖6、混合電源瞬變保護網絡

（2）利用變壓器進行隔離。變壓器對大于300ns的瞬變有很好的保護作用。但在具體應用中應注意，變壓器的連接方式不同，所構成的保護模式也不同。一般由四種方式：1）采用無屏蔽的標準變壓器，且次級與安全地相連以消除中性點與地之間的壓差；2）采用單層法拉第屏蔽的變壓器，屏蔽與安全地連接以實現共模保護；3）采用單層法拉第屏蔽的變壓器，初級與中性線相連以實現差模保護；4）采用三層法拉第屏蔽的變壓器，可實現差模、共模保護，并能消除中性點與安全地之間的壓差。

（3）在電源的整流和穩壓輸出端除加有大電容低頻濾波外，應并接低容量無感高頻濾波電容器。其容量：
C＝ΔIΔl／Δu

式中ΔI--電源電流波動的峰值；Δl--電流脈動寬度；Δu--電源電壓波動允許值。

（4）在每個電路模塊上電源線走線在接法上使其終端形成閉環，否則，在電源線終端相當于開路時，高頻干擾就會形成全反射，而使干擾信號成倍增加。

（5）盡量使電源線和地線平行走線，使電源線對地呈低阻抗以減小電源噪聲干擾。最好使用雙絞線饋電。

6、PCB設計中的EMI／RFI保護

印刷電路板上信號線的布設如何，將直接關系到系統對電磁干擾和電磁能輻射的靈敏度，一個不好的PCB設計很可能導致系統的EMC失敗。高頻噪聲在PCB上可能耦合、輻射的途徑有：電源線輻射、電源阻抗耦合、公共地阻抗耦合、I／O線的串擾與輻射。因此，在設計中，應從以下幾個方面來考慮抑制EMI／RFI。

（1）如果條件允許，應盡可能采用低于實際要求速度的器件。因為，器件速度越高，EMI問題就越嚴重。對于納秒級的器件，由于它們具有寬帶寬，采樣時鐘和輸入對任何形式的高頻噪聲都會響應。對于此類高速器件，可在其I／O端采用具有鐵氧體芯電感的小型濾波器以降低對EMI／RFI環境的敏感度。如果是雙極性供電，應在正、負供電線上均加鐵氧體芯電感。

（2）電源層、地線層和信號層的合理設計。一個好的PCB布局應將關鍵的模擬信號路徑與高頻源隔離、數字／模擬的高頻部分與低頻部分相互隔離。采用多層板可減小EMI發射，且對RF場的抗擾度要比雙面板增加10倍或更多。比較好的多層板排列是將信號線嵌入在電源層和地線層之間，這種設計的優點是低阻抗、低輻射、低串擾，可減小50MHz以上的輻射和串擾，但板內容量小，退耦困難，嵌入信號線的測試與檢修困難。

（3）PCB中走線的特性阻抗。為了防止反射，要求PCB上走線的特性阻抗應滿足單向傳輸延遲時間等于或大于信號上升／下降時間的一半。為此，一般應采用2英寸／ns準則。表3給出了常用數字邏輯基于2英寸／ns準則的走線長度。2英寸／ns準則也適用于模擬電路的走線設計。

對于利用絕緣材料將信號層與電源／電線層隔離的PCB板的特性阻抗可用下式計算：

式中εr為PCB板材料介電常數；d為各層的厚度（mils）；w為線寬（mils）；t為線厚（mils）。

信號層走線的單向傳輸時間由下式確定：

例如：一個標準4層PCB板，一般利用0.021〃FR－4（εr＝4.7）型絕緣材料隔離，采用8mil寬、1.4 mil厚的銅層走線，其特性阻抗為88Ω，單向傳輸時間為1.7 ns／ft。

總之，在PCB設計時，必須按實際情況和可能大些，將信號線間隙用地線填充。電源和地線采用平行走線，有利于減小電感。
7、屏蔽技術

屏蔽技術可防止外部EMI／RFI對電路或系統的影響，但要正確應用屏蔽技術，就必須清楚干擾源、環境、干擾源與被干擾對象之間的距離等問題。如果電路或系統靠近干擾源，電磁場特性取決于干擾源；如果電路遠離干擾源，電磁場特性取決于傳輸介質。當電路與干擾源的距離小于λ／2π（λ為干擾信號波長）時，就認為電路靠近干擾源，否則，認為遠離干擾源。

EMI／RFI對電路的影響與其特性阻抗有關，電磁場的特性阻抗（波阻抗）取決于電場和磁場之比。對于遠電磁場，其電磁比率就是空氣的波阻抗（Z＝377Ω）；對于近電磁場，波阻抗取決于干擾的固有特性及距干擾源的距離，如果干擾是高電流低電壓，則磁場占主要地位，波阻抗小于377Ω，如果干擾是低電流高電壓，則電場起主要作用，波阻抗大于377Ω。通常采用封閉導體對電路進行屏蔽，封閉導體對電路屏蔽的有效性取決于屏蔽材料表面對入射波的反射損耗和屏蔽體對內部發射波的吸收損耗。對于電場，反射損耗取決于干擾頻率和屏蔽材料，即

適當的封閉屏蔽體對防止外部干擾和限制內部干擾是很有效的，然而，在實際工程中，由于內部電路中的調節旋紐、開關、連接器及通風大呢感原因，經常需要在屏蔽體上開設槽孔，這將削弱屏蔽性能，導致干擾進入系統內部。這種情況下的屏蔽效率為：屏蔽效率

式中λ為干擾信號的波長；L為槽孔的最大長度。

當屏蔽體哂納感所開槽孔的最大長度等于干擾頻率波長的一半時，輻射最大，相當于沒有屏蔽效果。為此，在屏蔽體上開設槽孔時，其最大長度要小于干擾信號波長的1／20，同時應在多個面開設而不是在一個面開設槽孔。

8、結論

在日益復雜的電磁環境下，如何減小相互間的電磁干擾，使各種設備和系統能正常運轉，是一個亟待解決的問題。在采用不同的方法對EMI／RFI精心抑制時，應分析其綜合效應，并對所采用的干擾抑制手段的作用進行恰當的預估，才能獲得較理想的效果。