任意波形發生器是現代電子測試領域應用最為廣泛的通用儀器之一，它的功能遠比函數發生器強，可以產生各種理想及非理想的波形信號，對存在的各種波雷達、導航、宇航等領域。形都可以模擬，廣泛應用于測試、通信、雷達、導航、宇航等領域。

本文介紹DDS任意波形發生器的設計。

任意波形發生器的功能

任意波形發生器既具有其他信號源的信號生成能力，又可以通過各種編輯手段產生任意的波形采樣數據，方便地合成其他信號源所不能生成的任意波形，從而滿足測試和實驗的要求。任意波形發生器的主要功能包括：

（1）函數發生功能

基礎實驗中，為了驗證電路功能、穩定性和可靠性，需要給它施加理想波形，任意波形發生器能替代函數發生器提供正弦波、方波、三角波、鋸齒波等波形，還具有各種調制和掃頻能力。利用任意波形發生器的這一基礎功能就能滿足一般實驗的信號需求。

（2）任意波形生成

出于各種干擾的存在以及環境的變化，實際運行在實際電子環境中的設備，電路中往往存在各種信號缺陷和瞬變信號，例如過脈沖、尖峰、阻尼瞬變、頻率突變等。任意波形發生器可以模擬這些特殊信號，以測試系統的實際性能。

（3）信號還原功能

在一些軍事、航空等領域，有些電路運行環境很難估計，在設計完成之后，在現實環境中還需要更進一步的實驗驗證，而有些實驗的成本很高或者風險性很大（如飛機試飛時發動機的運行情況），人們不可能重復作實驗來判斷所設計產品的可行性和穩定性。此時，可以利用任意波形發生器的信號還原功能。在做一些高耗費、高風險實驗時，可以通過數字示波器把現實中的實際波形記錄下來，再通過計算機接口下載到任意波形發生器，通過任意波形發生器還原實驗中的實際做進一步的實驗驗證工作。

硬件結構說明

設計過程

在本系統中，DDS是任意波形實現的技術關鍵，其核心為相位累加器（全加器與數字寄存器）與ROM波形查詢表構成。那么我們設計DDS的框圖如下

建立一個模塊實現從單片機接收來的頻率控制字的寄存功能，作為寄存器。全加器實現20位的相位累加，通過頻率控制字作為步長進行控制。由于FPGA內輸出位數有限，因此建立一個模塊進行高位截斷，只取高十位，接收累加器輸出的數據。然后再通過波形ROM完成波形的查找與輸出。這部分為固定的正弦波、三角波、方波與鋸齒波等常規波形的輸出部分。任意波形部分，則需要一個能隨時接受數據更新的RAM，其數據的寫入由單片機控制，接收上位機的下傳數據，其數據的讀取由DDS中的地址發生器控制，這樣即可產生任意波形輸出。

固定波形輸出

在FPGA內部實現高速的多位數相位累加器，輸出地址信號，控制讀出波形存儲器中存放的波形幅度數字信號。通過改變相位累加器的相位增量M，即地址間隔的改變，控制讀出波形存儲器一個周期正弦波幅值的數目，達到輸出頻率的控制。其輸出的頻率為，其中fclk為系統時鐘頻率，N為相位累加器的位數，M為相位增量--頻率控制字，由公式可知fout與肘成正比，控制M就可以控制輸出的頻率。如要頻率步進為l0Hz，則要求。

保證在輸出最高頻率輸出時有32個點的波表數據輸出，則要求時鐘為3．2MHz。將50MHz的時鐘10分頻，得到5MHz的信號作為累加器的計數信號。則fclk=5MHz，2N=500000，因此，N可取20，2N=1048576。則fout=-4．77M，M=0.21fout。利用計算機輸入要輸出的頻率，發送到單片機，單片機將對接收到的數據進行預算處理后發送給FPGA。

頻率輸入電路如圖所示，接收8位的頻率字長，輸出為20位。

下面為STC89C52RC與EPlC3T144C8的接口程序，用控制字：

加法器

加法器為20位，自動累加，它以設定的頻率控制字k作為步長來進行加法運算，當其和滿時清零，并進行重新運算。電路圖如下：

程序如下：

高十位寄存器

實現數據輸入為20位，輸出為10位，實現高位截斷。程序為：

波形ROM及選擇

本設計使用幾個8bit的ROM，存儲深度為1024點，用來存儲正弦波等波形數據。每個波形數據存儲在一個固定的ROM里，如下圖。其中SineROM為正弦波存儲模塊，SquareROM為方波存儲模塊，Triangle-ROM為三角波存儲模塊，SwtoothROM為鋸齒波存儲模塊。它們通過一個使能模塊控制，采取低電平有效的方式，選擇性讀取任意模塊的波形。一般每個模塊都為高電平狀態，即為不工作狀態。每次輸出波形時，僅有單獨一個ROM_T_作（即工作模塊為低電平，其他模塊均為高電平），這樣不僅保證可以按照需要輸出固定波形，還可以避免波形輸出發生非控制性的混雜。使能模塊的輸入端為行列式鍵盤，鍵盤中每一鍵單獨使用，當某一鍵按下，則對應某一波形輸入。因為4×4的鍵盤輸出線為8位，僅為一根，因此輸入端設為一根8位輸入端口。通過設定，實現單鍵控制某～波形輸出。本設計僅設定了4個固定波形ROM輸出，即正弦波、方波、三角波和鋸齒波，因此使能模塊的選擇輸出線為4條，若增加新波形模塊，可以更改輸出端口的數量，進行擴展。

時鐘分頻

時鐘分頻電路如下，所以模塊在同步時鐘下協調工作，電路圖如下：

程序如下：

任意波形輸出

關于根據需要而產生的任意波形的設計如下：因為該任意波形是由上位機下傳的波形數據，由單片機控制，所以必須設計一個能隨時接受數據更新的RAM。數據傳至任意波形的寄存器里，然后便可實現任意波形的輸出。

選用的DA轉換器為8位，所以RAM的字長也為8位，因此波形RAM的地址線的位數取lO位。為了實現任意波形數據的更新，波形RAM設計成為雙口RAM。