本文為您帶來單片機STC89C52引腳圖，及STC89C52各個具體的引腳功能說明，詳情請看如下全文內容。

　　單片機STC89C52引腳圖，如下圖所示：

　　STC89C52功能簡述：

　　STC89C52 是一種低功耗、高性能CMOS8位微控制器，具有8K在系統可編程Flash存儲器。使用高密度非易失性存儲器技術制造，與工業80C51產品指令和引腳完全兼容。片上Flash允許程序存儲器在系統可編程，亦適于常規編程器。在單芯片上，擁有靈巧的8位CPU和在線系統可編程Flash，使得STC89C52為眾多嵌入式控制應用系統提供高靈活、超有效的解決方案。STC89C52具有以下標準功能：8k字節Flash，256字節RAM，32位I/O 口線，看門狗定時器，2個數據指針，三個16位定時器/計數器，一個6向量2級中斷結構，全雙工串行口，片內晶振及時鐘電路。另外，STC89C52可降至0Hz靜態邏輯操作，支持2種軟件可選擇節電模式。空閑模式下，CPU停止工作，允許RAM、定時器/計數器、串口、中斷繼續工作。掉電保護方式下，RAM內容被保存，振蕩器被凍結，單片機一切工作停止，直到下一個中斷或硬件復位為止。8位微控制器8K字節在系統可編程Flash。

　　STC89C52引腳說明：

　　VCC(40引腳)：電源電壓

　　VSS(20引腳)：接地

　　P0口：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅動8個TTL邏輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當訪問外部程序和數據存儲器時，P0口也被作為低8位地址/數據復用。在這種模式下，P0具有內部上拉電阻。在flash編程時，P0口也用來接收指令字節;在程序校驗時，輸出指令字節。程序校驗時，需要外部上拉電阻。

　　P1口：P1口是一個具有內部上拉電阻的8 位雙向I/O 口，p1 輸出緩沖器能驅動4個TTL邏輯電平。對P1 端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流(IIL)。

　　此外，P1.0和P1.2分別作定時器/計數器2的外部計數輸入(P1.0/T2)和時器/計數器2 的觸發輸入(P1.1/T2EX)，具體如下表所示。在flash編程和校驗時，P1口接收低8位地址字節。

　　表1 P1.0和P1.1引腳復用功能

　　引腳號第二功能

　　P1.0 T2(定時器/計數器T2的外部計數輸入)，時鐘輸出

　　P1.1 T2EX(定時器/計數器T2的捕捉/重載觸發信號和方向控制)

　　P1.5 MOSI(在線系統編程用)

　　P1.6 MISO(在線系統編程用)

　　P1.7 SCK(在線系統編程用)

　　P2口：P2口是一個具有內部上拉電阻的8位雙向I/O 口，P2輸出緩沖器能驅動4個TTL邏輯電平。對P2端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流(IIL)。

　　在訪問外部程序存儲器或用16位地址讀取外部數據存儲器(例如執行MOVX @DPTR)時，P2口送出高八位地址。在這種應用中，P2口使用很強的內部上拉發送1。在使用8位地址(如MOVX @RI)訪問外部數據存儲器時，P2口輸出P2鎖存器的內容。在flash編程和校驗時，P2口也接收高8位地址字節和一些控制信號。

　　P3口：P3口是一個具有內部上拉電阻的8位雙向I/O 口，P3輸出緩沖器能驅動4個TTL邏輯電平。對P3端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流(IIL)。P3口亦作為STC89C52特殊功能(第二功能)使用，如下表所示。在flash編程和校驗時，P3口也接收一些控制信號。

　　P3口除作為一般I/O口外，還有其他一些復用功能：

　　表2 P3口引腳復用功能

　　RST——復位輸入。當振蕩器工作時，RST引腳出現兩個機器周期以上高電平將是單片機復位。

　　ALE/PROG——當訪問外部程序存儲器或數據存儲器時，ALE(地址鎖存允許)輸出脈沖用于鎖存地址的低8位字節。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數據存儲器時將跳過一個ALE脈沖。

　　對FLASH存儲器編程期間，該引腳還用于輸入編程脈沖(PROG)。

　　如有必要，可通過對特殊功能寄存器(SFR)區中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機執行外部程序時，應設置ALE禁止位無效。

　　PSEN——程序儲存允許(PSEN)輸出是外部程序存儲器的讀選通信號，當STC89C52由外部程序存儲器取指令(或數據)時，每個機器周期兩次PSEN有效，即輸出兩個脈沖，在此期間，當訪問外部數據存儲器，將跳過兩次PSEN信號。

　　EA/VPP——外部訪問允許，欲使CPU僅訪問外部程序存儲器(地址為0000H-FFFFH)，EA端必須保持低電平(接地)。需注意的是：如果加密位LB1被編程，復位時內部會鎖存EA端狀態。如EA端為高電平(接Vcc端)，CPU則執行內部程序存儲器的指令。FLASH存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。