波形發生與掃頻信號發生器設計實驗（串行DA）

一、實驗要求：
用串行DA 轉換器設計一個正弦波發生器，并且具有掃頻功能。
二、實驗目的：
學習用VHDL 設計波形發生器和掃頻信號發生器。
掌握FPGA 對串行D/A 的接口和控制技術。
三、硬件要求：
主芯片EPF10K10LC84-4。
可變時鐘源。
串行DA 變換器模塊。
示波器。
四、實驗原理：
如圖所示，完整的波形發生器由4 部分組成

波形發生器電路系統結構圖

• FPGA 中的波形發生器控制電路，它通過外來控制信號和高速時鐘信號，向波形數據ROM發出地址信號，輸出波形的頻率由發出的地址信號的速度決定；當以固定頻率掃描輸出地址時，模擬輸出波形是固定頻率，而當以周期性時變方式掃描輸出地址時，則模擬輸出波形為掃頻信號。
• 波形數據ROM 中存有發生器的波形數據，如正弦波或其它波形數據。當接受來自FPGA 的地址信號后，將從數據線輸出相應的波形數據，地址變化得越快，則輸出數據的速度越快，從而使D/A 輸出的模擬信號的變化速度越快。波形數據ROM 可以由多種方式實現，如在FPGA 外面外接普通ROM；由邏輯方式在FPGA 中實現；或由FPGA 中的EAB 模塊擔當，如利用LPM_ROM 實現。相比之下，第1 種方式的容量最大，但速度最慢；第2 種方式容量最小，但速度最最快；第3 種方式則兼顧了兩方面的因素。
• D/A 轉換器負責將ROM 輸出的數據轉換成模擬信號，經濾波電路后輸出。輸出波形的頻率上限與D/A 器件的轉換速度有重要關系，本例采用串行DA 轉換器LTC1446 器件。LTC1446 是12 位串行雙D/A 轉換器，為三線串行接口，最高數據更新速度為500KHZ。
LTC1446 的引腳功能簡述如下：
• CLK（PIN 1）：串行時鐘接口。
• DIN（PIN 2）：串行數據輸入端。
• nCS/LD（PIN 3）：控制信號。
• VOUTA，VOUTB（PIN 5，8）： DAC 輸出。
LTC1446 的時序波形如圖19 所示：

本實驗若用串行D/A 則還需要并/串轉換器和D/A 輸出控制器，若用并行
D/A 則不需要。本實驗中的正弦波波型數據由64 個點構成，可以使用LPM_ROM
模塊,也可以自己將其寫入程序中。此數據經D/A 轉換，并經濾波器后，可在示
波器上觀察到光滑的正弦波。
五、實驗內容：
1．根據示例及以上的設計原理，用并行D/A 完成波形發生器和掃頻信號源
的設計，仿真測試及實驗系統上的硬件測試。

2．用串行D/A 完成波形發生器和掃頻信號源的設計，仿真測試及實驗系統上的硬件測試。
3．若是用并行D/A，如圖20 將D/A 轉換器CS 和CE 端接地；CLK 接66MHz,CLK1 接低頻信號；DATA[11..0]接十二位撥碼開關，KK 接一位撥碼開關，DD[7..0]接并行D/A 數據輸入端。若是用串行D/A，如圖21，CLK、CLK1、KK、DA[11..0]和并行D/A 的接法一致，CLO、LD、SO 分別接串行D/A 的SCLK、/CS、DIN 端，硬件實驗中注意示波器的地與EDA 實驗系統的地相接， 信號端與VOUTB（串行）或DAOUT（并行）信號輸出端相接。信號源的輸出頻率由撥碼開關輸入的12 位二進制數決定，數值越大，輸出頻率越高；按鍵為低電平時，正弦波掃頻輸出，掃頻速度由CLK1 的頻率決定。

注：示例程序在文件夾EXAMPLE12 中，SP.GDF 文件是示例程序的頂層文件。
五、實驗報告：
作出本項實驗設計的完整電路圖，詳細說明其工作原理。