連續波雷達具有測量精度高、設備簡單等優點。連續波比相測距雷達繼承了連續波雷達的固有優點，由于采用了FFT比相技術，不僅克服了一般連續波雷達測距困難的缺點，而且又便于利用現代信號處理的新技術。隨著近年來低截獲概率雷達發展的需要，其研究日益受到人們的重視。采用新的數字信號處理器件，不僅大大降低了雷達本身的設計復雜度，而且極大地提高了雷達的整體性能。

1 ADSP21161的主要特點

ADSP21161是美國AD公司生產的一款高性能的32位浮點處理器。在一個單獨的芯片上集成了具有強大浮點運算能力的微處理器內核、1Mbit的零等待SRAM、多種形式的外部接口和獨立的I／O控制器，構成了一個完整的系統；超級哈佛結構(SHARC)的CPU和高速指令Cache使得ADSP21161的指令均為單周期指令；6套獨立的總線分別用于程序存儲區(PM)和數據存儲區(DM)，可以同時對PM和DM進行數據訪問；經優化的DMA和中斷的傳輸機制使得其與外部的數據交換獨立且并行于處理器內核的運算過程；片內的主機接口和總線仲裁器可以使多片處理器無需任何附加資源即可構成多處理器陣列。該處理器適用于各種高性能的數字信號處理任務和構成多處理器陣列。

ADSP21161的主要特點包括：

(1)100MHz的內核工作頻率；600MFLOPS(每秒百萬次浮點運算)的浮點運算峰值；單片ADSP21161完成1024點復數FFT僅需92μs。

(2)32位單精度(或40位擴展精度)IEEE浮點DSP處理器內核；有3個獨立的關聯計算單元(分別為算術／邏輯單元、乘法器和移位器)；完備的算術運算指令集；具有16個通用寄存器組；所有運算指令均為單周期指令；支持零等待循環執行和條件轉移。

(3)片內集成2M／1M雙端口零等待時間的SRAM存儲器，該存儲器分為程序存儲器(PM)和數據存儲器(DM)。雙端口的設計使得DSP處理器內核、DMA控制器和I／O處理器能快速、獨立地對存儲器存取。

(4)兩套相同的運算處理單元，支持單指令多數據流(SIMD)結構；利用并行的總線結構，在一個周期內可以執行一次乘法器運算和一次ALU運算，同時還可以對雙端口SRAM進行一次讀或者寫的操作。

(5)兩套相同的地址產生單元，有效地支持SIMD結構，支持循環緩沖區尋址、廣播加載尋址和位反序尋址等多種尋址方式，非常適合用于數字信號處理。

(6)獨立于處理器內核的I／O處理器具有DMA控制、存儲器映射和與處理器外部通信的功能；14個DMA通道與雙端口SRAM配合使用，實現了在內部存儲器和外部存儲器、外圍輔助設備、主機、串行口、鏈路口之間的并行傳輸而不影響DSP處理器內核的運算過程；8個串行口和2個鏈路口構成的點對點的連接很容易構造多處理器系統。

2 比相測距雷達的基本原理

連續波比相測距雷達在頻域完成目標的距離、速度等參數的測量，其基本原理如圖1所示。假設發射兩個頻率為f0、f1且頻差為△f的連續正弦波，其中△f = f1- f0。為了討論方便，所有信號幅度均取為1。發射信號的兩個分量的電壓波形可分別寫為：

由于多普勒效應，回波信號產生了頻移。接收機將兩個回波信號區分開來，通過混頻、低通濾波、正交雙通道處理、A／D變換，得到兩個多普勒頻移信號的時域離散表達形式為：

式中，T為數據采樣周期；fdo／fd1為對應發射信號的多普勒頻率；c為光速；R0為初始時刻的距離。

對x0(n)和x1(n)分別做FFF處理，搜索出譜峰位置。根據譜峰位置可求得目標的徑向速度，求出譜峰位置的相位。利用兩者的相位差即可確定目標對應的距離。

3 跟蹤控制系統的軟硬件設計

跟蹤控制系統能實時給出目標的速度、距離、角度和信噪比等信息，并能對雷達伺服系統進行控制，以使雷達波束始終跟蹤住目標。系統的設計主要包括硬件系統的設計和軟件系統的設計。

3．1 硬件系統設計

跟蹤控制系統硬件原理框圖如圖2所示，它主要包括數據鎖存電路、FIFO存儲電路、計數控制電路、DSP最小系統四大部分，其中DSP最小系統又包括ADSP21161、EEPROM和SDRAM三個主要組成部分。

前端的數據采集模塊對雷達回波數據進行混頻、濾波、A／D轉換等一系列處理后，輸出時域離散的多普勒頻移信號。數據鎖存電路對前端輸入的離散多普勒頻移信號進行鎖存，將需要的數據寫入FIFO存儲電路。FIFO存儲電路主要用于存儲ADSP21161所需的處理數據，它要受計數控制電路的控制。當計數控制電路達到設定計數值時，FIFO停止寫入數據，同時計數控制電路向DSP發出一個中斷信號。測量開始的時候，ADSP21161從嵌入式微機接收一組控制參數，并對計數控制電路進行初始化。在接收到計數控制電路發出的中斷信號時，ADSP21161開始從FIFO存儲電路讀取經預處理后的雷達回波數據，然后進行FFF等一系列的數字信號處理，最后得出目標的速度、相位差和信噪比等參數，并利用ADSP21161的主機接口將這些結果參數發送到嵌入式微機，計算出俯仰和方位誤差角之后送往伺服系統，以使雷達始終跟蹤住目標，并在終端上實時顯示目標的有關參數。EEPROM用于存儲ADSP21161的軟件代碼及程序所需的一些數據。SDRAM則用于解決實時信號處理過程中ADSP21161片內存儲器容量不夠的問題。

3．2 軟件系統設計

跟蹤控制系統的軟件流程如圖3所示。所有的程序代碼都存儲在EEPROM中，系統上電后，ADSP21161通過BMS引腳信號自動選擇EEPROM自動加載程序。

程序引導完成之后，ADSP21161首先通過雙口RAM從嵌入式微機接收一組控制參數，主要包括FFT運算點數等。然后初始化計數控制電路，當FIFO中的數據達到運算要求時，計數控制電路給ADSP21161發送一個中斷信號，此時ADSP21161才開始從FIFO存儲器中讀取經預處理后的目標回波數據。數據采集完成后，為了降低旁瓣，在FFT運算之前要對原始數據加窗，然后開始FFT運算。加窗所需的窗函數和FFT運算所需的旋轉因子開始都放置在EEPROM中，在程序引導完成之后利用DMA將它們導入SDRAM。

根據實際使用情況的不同，為了達到最佳的處理效果，可以改變FFT點數。在1024點FFT等點數比較小的情況下，所有的處理都能在SRAM中完成，此時FFT采用按時域抽取的基-2算法。在16384點FFT等點數比較大的情況下，SRAM的容量不足以一次完成所有的處理，這時的FYT采用先頻域抽取，再時域抽取，最后重新排序以得到FFT輸出結果的正常位序。

ADSP21161能夠直接訪問SDRAM。但在FFF點數比較大的情況下，在SRAM和SDRAM之間經常有大量的數據需要交換，若采用CPU直接訪問SDRAM的方式傳輸，不管是隨機訪問SDRAM還是以連續的地址訪問SDRAM，在SDRAM最高工作頻率為166MHz下的情況測試的結果為需要大約13個指令周期傳輸一個數據。如果采用DMA方式傳輸數據，同樣的條件下，傳輸一個數據只需要一個指令周期。而且，采用DMA方式傳輸數據還可以充分利用DMA傳輸和CPU運算的并行性，從而進一步提高處理效率。另外，ADSP21161支持鏈式DMA，可以在不中斷CPU運算的情況下自動傳輸多段數據。本系統中，數據的傳輸盡可能都采用DMA方式。

經過FFT處理后，雷達回波數據已經轉換到頻域。ADSP21161根據FFT的結果進一步估計出功率譜，在功率譜估計的基礎上跟蹤控制系統實現開始目標的捕獲態或者跟蹤。

在雷達剛發現目標的時候，不可能立即進入跟蹤狀態。這時雷達處于目標捕獲階段。此時，ADSP21161利用上面估計的功率譜，在嵌入式微機送來的初始速度窗內搜索譜峰、計算信噪比，利用給定的信噪比門限判斷當前搜索到的譜峰是否為有效的速度點。若為有效速度點，則利用能量重心法進行譜校正，利用校正之后的譜峰位置計算對應的速度值，以得到更精確的實時參數；若為無效點，則說明雷達沒有發現目標。利用這種方法，在得到幾個連續有效的速度點之后，并經目標配準，才可認定目標捕獲成功。為了防止低頻干擾，不要在零頻附近搜索譜峰。 目標捕獲成功之后，跟蹤控制系統轉入目標跟蹤的階段。首先根據目標捕獲所得的幾個速度點，利用最小二乘算法估計下一時刻的速度點值，其中參與預測的速度點數和最小二乘預測的階數可根據不同的應用情況而改變。然后ADSP21161利用所估計的功率譜數據和速度預測值，在以速度預測值為中心的某個范圍內搜索譜峰，利用信噪比門限判斷當前的譜峰是否為有效點。若連續出現幾個無效速度點，則表明剛才跟蹤的目標已經丟失，此時系統重新進入目標捕獲狀態；若連續出現幾個有效速度點，則表明當前雷達對目標的跟蹤狀況良好。為了減小干擾，提高處理效率，可以逐步減小速度搜索的范圍；為了準確地給出速度值，要舍棄距當前測量時刻時間較長的一些速度點，只利用最近的幾個有效速度點來預測下一時刻的速度值。

除了前面提到的速度參數之外，ADSP21161還要根據搜索到的譜峰計算俯仰相位差、方位相位差、信噪比等其它參數，最后利用ADSP21161的主機接口將計算所得的結果參數送往嵌入式微機，在那里完成目標距離的測量和俯仰誤差角、方位誤差角的計算。

經過系統測試，以ADSP21161為核心的跟蹤控制系統能夠較好地完成雷達信號的實時處理。測距、測速都達到了比較高的精度，而且能同時跟蹤多個目標，達到了系統的設計要求。