電路功能與優(yōu)勢(shì)

將 ADRF6702 IQ調(diào)制器和 AD9122 16位雙通道1.2 GSPS TxDAC結(jié)合使用可滿足現(xiàn)代高水平QAM或OFDM無(wú)線發(fā)射器（如圖1所示）的動(dòng)態(tài)范圍要求。該電路的動(dòng)態(tài)范圍出色，足以同時(shí)支持ZIF（零中頻/基帶）和CIF（最高200 MHz至300MHz的復(fù)合中頻）。AD9122可選最高8×插值和一個(gè)32位NCO，以獲得超精細(xì)中頻靈敏度。

發(fā)射器的整體性能和直接組成信號(hào)鏈的組件動(dòng)態(tài)范圍息息相關(guān)。在使用DAC和IQ調(diào)制器的混合信號(hào)發(fā)射器中，這類組件的本底噪聲和失真特性決定了信號(hào)鏈的整體動(dòng)態(tài)范圍。但是，DAC的本底噪聲也可能由于采樣時(shí)鐘抖動(dòng)而變得更嚴(yán)重，而且IQ調(diào)制器性能取決于其本地振蕩器（LO）的噪聲和雜散特性。因此采樣時(shí)鐘和LO發(fā)生采用高性能組件是高性能發(fā)射器的關(guān)鍵所在。

此外，在PCB板上盡量靠近DAC和調(diào)制器的位置產(chǎn)生這些信號(hào)并使用一個(gè)外部參考源也可大大簡(jiǎn)化設(shè)計(jì)。單獨(dú)產(chǎn)生采用時(shí)鐘和LO（LO絕大多數(shù)為數(shù)GHz信號(hào)）并且與DAC和IQ調(diào)制器保持一定距離，要求十分謹(jǐn)慎地處理PCB布局。哪怕最細(xì)微的布局錯(cuò)誤都可能會(huì)引起這些關(guān)鍵信號(hào)發(fā)生耦合，并降低整體信號(hào)鏈性能。

信號(hào)鏈性能也很大程度上取決于DAC/ IQ調(diào)制器接口濾波器。為優(yōu)化性能，建議在仔細(xì)分析所需系統(tǒng)規(guī)格后再設(shè)計(jì)這款無(wú)源濾波器。

ADRF6702包括一個(gè)板載分?jǐn)?shù)PLL用于LO生成，這樣只需一個(gè)低頻參考（一般低于100 MHz）即可合成IQ調(diào)制器LO。在AD9516 時(shí)鐘發(fā)生器內(nèi)使用PLL允許一個(gè)參考同時(shí)為ADRF6702產(chǎn)生DAC采樣時(shí)鐘和PLL參考。

圖1中的電路使用AD9516-0構(gòu)建而成，也可選用AD9516系列的其他產(chǎn)品，具體取決于所需的內(nèi)部VCO頻率。

?

圖1. AD9122、ADRF6702和AD9516用于高動(dòng)態(tài)范圍發(fā)射器

電路描述

配有內(nèi)部LO合成器、合成器IQ調(diào)制器接口的ADRF6702 IQ調(diào)制器

ADRF6702 IQ調(diào)制器是一種具有多種特性的獨(dú)特器件。除出色的動(dòng)態(tài)范圍外，它還包括一個(gè)分?jǐn)?shù)-N PLL，允許編程設(shè)置低于25 kHz的離散LO頻率步進(jìn)，同時(shí)仍保持足夠小的整體頻率倍增以避免從參考到合成器輸出的相位噪聲激增。

ADRF6702的另一特點(diǎn)是IQ調(diào)制器的2分頻架構(gòu)。傳統(tǒng)IQ調(diào)制器接受1倍所需LO的LO輸入頻率。在內(nèi)部，分布式RC網(wǎng)絡(luò)從單LO頻率輸入產(chǎn)生所需的同相和正交LO信號(hào)。因?yàn)檫@屬于無(wú)源RC網(wǎng)絡(luò)，所以實(shí)現(xiàn)正交調(diào)制精度的帶寬有限。而且，為獲得出色的正交精度，外部LQ應(yīng)保持頻譜純凈。這種傳統(tǒng)LO調(diào)制器架構(gòu)在LO上所產(chǎn)生的諧波可能會(huì)降低整體調(diào)制精度。為此，當(dāng)使用PLL合成器來(lái)產(chǎn)生IQ調(diào)制器所需的LO信號(hào)時(shí)，往往需要在IQ調(diào)制器LO輸入端配置一個(gè)窄過(guò)渡帶的帶通或低通濾波器。

在ADRF6702的2分頻LO架構(gòu)中，內(nèi)部使用一個(gè)簡(jiǎn)單數(shù)字分頻器在較寬頻帶上產(chǎn)生近乎完美的正交。PLL合成器內(nèi)部產(chǎn)生2倍LO，所以不必在PCB周圍分配，并且因?yàn)?倍LO架構(gòu)只受LO信號(hào)沿而非頻率成分影響，故在合成器和IQ調(diào)制器LO之間無(wú)需配置任何濾波器。

?

圖 2. DAC輸出頻譜，藍(lán)色實(shí)線表示基帶信號(hào)和圖像，紅色虛線表示DAC正弦函數(shù)

信號(hào)采樣至RF、總本底雜散

基帶信號(hào)通過(guò)數(shù)個(gè)步進(jìn)一直到達(dá)RF發(fā)射頻率。該信號(hào)在離散（采樣）域開始并由DAC合成至模擬域。這一步導(dǎo)致DAC產(chǎn)生圖像和失真積。如圖2所示，沒(méi)有失真的理想DAC將會(huì)產(chǎn)生多幅基帶信號(hào)圖像，隨后必須在調(diào)制前加以濾波。使用諸如AD9122系列的插值濾波器可以抑制大多數(shù)圖像能量，但仍需要在DAC和調(diào)制器之間配置一個(gè)模擬接口濾波器。不過(guò)需要權(quán)衡取舍DAC插值和模擬濾波器的階數(shù)。DAC插值速率越高，所需的模擬濾波器階數(shù)越低，反之亦然。作為示例，圖3顯示了使用4倍插值時(shí)的DAC輸出頻率波形。

?

圖3.使用4倍插值的DAC輸出頻譜，藍(lán)色細(xì)線表示DAC插值轉(zhuǎn)移函數(shù)

多種RF雜散分量并存

由于調(diào)制積、失真積和LO頻率的整數(shù)倍，該信號(hào)鏈可能會(huì)大幅增加雜散分量。如果我們考慮所有討論過(guò)的潛在雜散根源，雜散成分包括：

（j × LO_freq） + （k × DAC_sample_rate） +

（l × DAC_NCO_freq） + （m × DAC_input_IF）

其中j、k、I和m均為正無(wú)窮大和負(fù)無(wú)窮大之間的整數(shù)。