AMD 與 Intel 競(jìng)爭(zhēng)的復(fù)蘇對(duì)于尋求低成本、低功耗、高性能處理器的數(shù)據(jù)中心或工作站設(shè)計(jì)人員來(lái)說(shuō)是個(gè)好消息。然而，這并不能掩蓋重點(diǎn)轉(zhuǎn)向?qū)Ｓ没虍悩?gòu)人工智能處理方法以及開(kāi)源 RISC-V 架構(gòu)的吸引力的巨大轉(zhuǎn)變。后者面臨著廣泛的懷疑。

作為一種新架構(gòu)，設(shè)計(jì)人員有必要對(duì) RISC-V 持懷疑態(tài)度，因?yàn)樗麄冃枰?jǐn)慎管理風(fēng)險(xiǎn)，確保長(zhǎng)期支持和二次采購(gòu)，并擁有可靠且相對(duì)直觀的工具工作流程。所有這些都是圍繞開(kāi)源 RISC-V 架構(gòu)出現(xiàn)的問(wèn)題，以及包括 ARM、英特爾和 AMD 在內(nèi)的強(qiáng)大現(xiàn)有企業(yè)的現(xiàn)實(shí)。客戶獲勝看起來(lái)不太可能。正如一位觀察家所說(shuō)，“這是一個(gè)美麗的概念和建筑，但在可預(yù)見(jiàn)的未來(lái)，大門(mén)已經(jīng)關(guān)上了。”

那位觀察者是獨(dú)立顧問(wèn)和分析師 Loring Wirbel，他補(bǔ)充說(shuō)，可能是當(dāng)前使用 Arduino 的愛(ài)好者或年輕工程師將 RISC-V 帶入主流，但這需要時(shí)間。

也就是說(shuō)，RISC-V IP 的主要支持者 SiFive 正在取得進(jìn)展。它最近宣布推出其 U54-MC Coreplex IP，這是第一個(gè)基于 RISC-V 的 64 位四核實(shí)時(shí)應(yīng)用處理器，適用于 Linux（圖 1）。Electronic Products 借此機(jī)會(huì)直接向 SiFive 的產(chǎn)品和業(yè)務(wù)開(kāi)發(fā)副總裁 Jack Kang 提出了這些問(wèn)題。

圖 1：SiFive 的 U54-MC Coreplex IP 是第一個(gè)用于 Linux 的基于 RISC-V 的 64 位四核實(shí)時(shí)應(yīng)用處理器。

關(guān)于工具支持，Kang 表示已經(jīng)有很多開(kāi)源工具可用于 RISC-V。例如，Bintils 和 GCC 是穩(wěn)定的和主線的，而 LLVM 和 Linux 正在被上游化。“Glibc 和 newlib 已經(jīng)被上游化，并將在下一個(gè)版本中發(fā)布，而 GDB 和 OpenOCD 對(duì) RISC-V 的支持也存在，”他說(shuō)。

SiFive 本身提供 Freedom Studio，這是一個(gè)基于 Eclipse 的集成開(kāi)發(fā)環(huán)境 （IDE），它將所有這些工具集成到一個(gè)易于使用的環(huán)境中。

Kang 表示，在商業(yè)方面，UltraSoC 和 Segger 等供應(yīng)商已宣布支持 RISC-V。“其他多家領(lǐng)先的調(diào)試和跟蹤商業(yè)供應(yīng)商將在 2017 年晚些時(shí)候宣布支持。”

面對(duì)老牌英特爾和 AMD，Kang 表示，RISC-V 的機(jī)會(huì)在于新的計(jì)算和需求領(lǐng)域，包括邊緣計(jì)算、物聯(lián)網(wǎng)和機(jī)器學(xué)習(xí)。

“這些市場(chǎng)沒(méi)有被半導(dǎo)體行業(yè)試圖提供的單體公司和單一風(fēng)格設(shè)計(jì)很好地服務(wù)，”他說(shuō)。“對(duì)于 SiFive 和 RISC-V 生態(tài)系統(tǒng)而言，定制芯片和內(nèi)核的能力是關(guān)鍵優(yōu)勢(shì)。” Kang 為 SiFive 技術(shù)考慮的應(yīng)用將需要數(shù)千種不同類(lèi)型的設(shè)計(jì)。“這根本不是傳統(tǒng)供應(yīng)商有能力提供的。”

至于 RISC-V 需要時(shí)間讓其用戶成熟并從 Arduino 類(lèi)型的愛(ài)好者應(yīng)用程序遷移，Kang 不屑一顧。“這聽(tīng)起來(lái)像是對(duì)商業(yè)行業(yè)在開(kāi)源軟件概念首次出現(xiàn)時(shí)游說(shuō)的批評(píng)，”他說(shuō)。“認(rèn)為創(chuàng)新只能存在于價(jià)值數(shù)十億美元的公司手中是錯(cuò)誤的。” 值得注意的是，Microsemi 是 SiFive 與 Arduino 一起宣布的另一個(gè)客戶。

有足夠多的半導(dǎo)體初創(chuàng)公司嘗試過(guò)但都失敗了，這讓所有人都看到，與軟件公司相比，創(chuàng)辦一家硬件公司或構(gòu)建自己的芯片要困難得多，成本也要高得多。

“SiFive 將通過(guò)大幅降低定制硅的門(mén)檻來(lái)改變這種狀況，”Kang 說(shuō)。“一旦我們這樣做了，我們就會(huì)看到很多新的想法和創(chuàng)新。”

人工智能和深度學(xué)習(xí)是新的硬件前沿 SiFive 對(duì)物聯(lián)網(wǎng)、邊緣計(jì)算和機(jī)器學(xué)習(xí)的重視符合整個(gè)行業(yè)為從邊緣尋找基于物聯(lián)網(wǎng)的霧計(jì)算類(lèi)型分析的正確處理組合的趨勢(shì)到云端，以及人工智能 （AI）。雖然 AI 的實(shí)際開(kāi)發(fā)很大程度上取決于編程，但執(zhí)行數(shù)據(jù)分析和決策的效率和速度在很大程度上取決于底層硬件。

考慮到這一點(diǎn)，每個(gè)供應(yīng)商都在尋找合適的成分來(lái)補(bǔ)充他們自己的硅。英特爾已經(jīng)購(gòu)買(mǎi)了 Altera 的 FPGA 數(shù)據(jù)平面處理速度，以補(bǔ)充其 CPU。它還收購(gòu)了 Nervana 的深度學(xué)習(xí)計(jì)算硬件引擎。Nvidia 已經(jīng)從一家 GPU 供應(yīng)商轉(zhuǎn)變?yōu)橐患胰斯ぶ悄堋C(jī)器學(xué)習(xí)和深度學(xué)習(xí)解決方案提供商。在這樣做的同時(shí)，它還與其他具有互補(bǔ)芯片的公司合作，以優(yōu)化效率和速度。

但正確的組合是什么？以色列海法的機(jī)器學(xué)習(xí)軟件開(kāi)發(fā)商 Presenso 的首席技術(shù)官 Deddy Lavid 試圖回答這個(gè)問(wèn)題。他表示，滿足深度機(jī)器學(xué)習(xí)需求所需的處理器和處理架構(gòu)是：

多個(gè)并行高速預(yù)處理單元（用于數(shù)據(jù)輸入和處理）

幾個(gè)并行處理單元（用于每個(gè)隱藏層神經(jīng)元的計(jì)算）

幾個(gè)并行的非常大和快速的寄存器（用于快速存儲(chǔ)和提取數(shù)據(jù)）

高速網(wǎng)絡(luò)帶寬

CPU 的耗電量至少要低 10 倍

Lavid 指出，這種特定于 AI 的處理器正在各個(gè)公司的密集開(kāi)發(fā)中，Nvidia 以其定制的 GPU 主導(dǎo)了這個(gè)市場(chǎng)。

CPU 馬力不再是門(mén)控因素 為 AI 和深度學(xué)習(xí)找到正確的處理元素組合的努力是在處理速度和功耗的后馬力時(shí)代尋找正確的元素組合的更廣泛斗爭(zhēng)的一個(gè)具體例子很重要，但不是決定因素。例如，在數(shù)據(jù)中心，可擴(kuò)展性、內(nèi)存帶寬、I/O 和安全性是大數(shù)據(jù)原始處理與虛擬化混合的主要考慮因素。

當(dāng) AMD 與英特爾的戰(zhàn)爭(zhēng)在今年早些時(shí)候重新開(kāi)始時(shí)，這一點(diǎn)得到了強(qiáng)調(diào)，AMD 在 6 月宣布了基于 Zen x86 內(nèi)核的 Epyc 7000 片上系統(tǒng) （SoC）（圖 2）。該 SoC 配備 32 個(gè)內(nèi)核、64 個(gè)線程、8 個(gè)內(nèi)存通道，每個(gè)插槽高達(dá) 2 TB 的內(nèi)存，以及 128 個(gè) PCIe Gen 3 通道。它還具有硬件嵌入式 x86 安全性。它的推出價(jià)格從 400 美元到 4，000 美元不等。

?

圖 2：AMD 用于數(shù)據(jù)中心的 Epyc SoC 具有多達(dá) 28 個(gè) x86 Zen 內(nèi)核和 128 個(gè) PCIe Gen 3 通道。

為了展示 SoC 的內(nèi)存控制器性能，AMD 直接將 Epyc 與英特爾的 Broadwell 進(jìn)行了比較，使用了內(nèi)存綁定的高性能計(jì)算 （HPC） 應(yīng)用程序。這可作為虛擬現(xiàn)實(shí)和 3D 處理等應(yīng)用程序的代理，在這些應(yīng)用程序中，數(shù)據(jù)從主內(nèi)存來(lái)回移動(dòng)到本地緩存中，然后再次返回到主內(nèi)存。

AMD 的 Epyc 比 Intel 的 Broadwell 提高了 78%，這并不奇怪，但最重要的一點(diǎn)是有效的：內(nèi)存帶寬可能會(huì)扼殺 CPU 的性能。它需要適合應(yīng)用的比例。這也適用于處理器到處理器的通信，這就是 AMD 用自己的 Infinity 結(jié)構(gòu)替換 PCIe 以實(shí)現(xiàn)更快的 GPU 通信的原因。

幾周后，當(dāng)英特爾憑借其 Skylake-SP（可擴(kuò)展處理器）SoC 超越 AMD 時(shí)，Epyc-Broadwell 的比較變得毫無(wú)意義。英特爾為其 Broadwell 產(chǎn)品線提供了 65% 的改進(jìn)，并推出了 50 個(gè)版本，價(jià)格從 400 美元到 9，000 美元不等。

值得注意的是，Skylake-SP 最高為 28 個(gè)內(nèi)核，而 Epyc 為 32 個(gè)，并且只有 48 個(gè) PCIe 3 Gen 通道，而 Epyc 為 128 個(gè)通道。然而，除其他因素外，設(shè)計(jì)人員必須選擇哪個(gè)具有最適合應(yīng)用的功能組合以及可用的插槽數(shù)量。兩者都跨越兩個(gè)插槽，盡管 Epyc 的 I/O 使其作為單插槽解決方案具有競(jìng)爭(zhēng)力（與 Broadwell 相比）。

邊緣虛擬化和霧計(jì)算 隨著分布式、霧計(jì)算類(lèi)型的概念在物聯(lián)網(wǎng)分析中占據(jù)主導(dǎo)地位，同樣的原則也被應(yīng)用于虛擬化，將其從數(shù)據(jù)中心移出并靠近邊緣。

這是恩智浦發(fā)布具有 16 個(gè) ARM Cortex-A72 內(nèi)核、100-Gbit/s 以太網(wǎng)和單個(gè) PCIe Gen 4 互連的 LX2160A SoC 背后的部分原因（圖 3）。遵循旨在降低延遲、可靠性和整體功耗的霧計(jì)算原理，SoC 可用于在傳感器和云之間添加一層虛擬化和分析能力，以進(jìn)行物聯(lián)網(wǎng)數(shù)據(jù)分析。