本期主要介紹單片機核心--CPU的架構、組成及運作方式。

架構之爭

目前微型計算機系統的架構主要有X86、MIPS、ARM、PowerPC、SPARC這幾種，但市場上最常見的還是X86和ARM架構的，我們接下來以這兩種為例了解下微型計算機體系結構，至于剩下幾種如果讀者有興趣就只能自行百度了(任天堂、索尼PS、摩托羅拉了解一下)。

在了解X86和ARM架構之前，我們先介紹下復雜指令集CISC(Complex Instuction Set Computer)和精簡指令集RISC(Reduced Instruction Set Computer)。上期我們說過CPU運行是通過取指令完成的，根據CPU可執行指令我們分成CISC和RISC兩種。

1. CISC: 機器指令復雜，這就使得硬件設計邏輯也極其復雜，晶體管數量龐大，為了進行高效運算，需要較長的流水線(下面會介紹)、復雜的分支預測機構、多級Cache、支持超線程虛擬化等。

2. RISC: 指令集數量少，指令簡單，硬件邏輯簡單，功耗比較低，適合移動平臺應用。

X86架構是CISC的代表，目前由Intel主導，比較有名的Pentium、Core都是這種架構。而ARM則是RISC的代表，這種架構的知識產權掌握在ARM公司手中(他們只賣知識產權，具體芯片根據不同生產廠家會有所不同)，目前比較常見的用于移動手機端像是蘋果三星華為，還有嵌入系統，比較常見的有樹莓派，STM32用的當然也是這種架構。

ARM市場

ARM家族中最經典的是ARM7、ARM9、ARM11，雖然現在市場上還有，但已經有要被取代的趨勢，而接手市場的則是下面三個系列：

1. Cortex-M系列：為單片機驅動系統提供的低成本優化方案，應用于傳統的微控制器、智能傳感器等，主流的有M0、M1、M3、M4。

2. Cortex-A系列：針對開放式操作系統的高性能處理器(如Android、Linux等)，主要用于智能手機、數字電視等。

3. Cortex-R系列：針對實時系統，滿足實時性需求，用于汽車的制動系統等。

CPU組成

CPU由兩部分構成，EU(Execution Unit)和BIU(Bus Interface Unit)，其中EU負責指令執行，而BIU主要是利用總線與存儲器、I/O相連完成數據讀寫。CPU中主要包括上圖中幾個模塊(不包括總線連接部分)：

1. 程序計數器PC：CPU讀取指令時需要知道指令在存儲器中的存放地址，PC就是用來存儲指令地址的寄存器。通常情況下它是按1遞增設計的，當CPU執行一條指令的時候，PC會自動加一指向下一條需要執行的指令(實際上不是加一，但是大多數情況程序是順序執行的)。程序計數器PC決定了指令執行的順序，所以這個寄存器的值是不可以外部隨意修改的。

2. 指令解碼電路：由于存儲器存放數據是按照二進制存放的，所以需要解碼電路將機器碼轉化為運算電路可用的命令。

3. 運算電路：運算電路被稱為ALU(Arithmetic and Logic Unit)，能完成加法乘法等算術運算，也能進行AND、OR等邏輯運算。

4. 內部寄存器：內部寄存器是存儲臨時信息的場所。包括存儲運算結果的通用寄存器，也有一些特殊的寄存器，比如說存儲運算標志的標志寄存器等。事實上，運算電路在進行運算時并不是完全在內存中進行，而是將數據復制到通用寄存器中在進行的。

上面這張圖是經典的X86架構(8086處理器)的CPU結構圖(沒有找到比較詳細的ARM架構的結構圖。。)。圖中的IP其實就是程序計數器PC，在實際的CPU中并沒有寄存器叫做PC，PC只是代表一種功能，程序計數器在X86中叫做IP，而在ARM則由寄存器R15實現此項功能。

CPU工作原理

我們來舉個例子說明CPU工作流程：

LDR?R1,?0x0001????;LDR為讀內存命令，將內存中地址0001的內容存到寄存器R1中

LDR?R2,?0x0002 ?? ;將內存0002的內容讀到R2中

ADD?R1,?R1,?R2????;將R1與R2的值相加，結果存在R1中

下面是代碼段和數據段存放的內容(數據段和代碼段二者共用存儲器，實際存放地址一般由段首地址與段內偏移地址共同確定，這里我們認為Code和Data分別表示代碼段和數據段段首地址，表格中為偏移地址)：

程序執行過程：

• 第一步：CPU讀取當前PC指向地址即代碼段0001的指令內容，經過解碼電路解碼，CPU從數據段0001地址讀出內容3存入R1，PC自動加一變成0002。

  結果：R1-->3,PC-->0002

• 第二步：CPU讀取代碼段0002的指令內容，解碼后，CPU讀取數據段0002的內容4存入寄存器R2，PC加一變成0003。

  結果：R2-->4,PC-->0003

• 第三步：CPU讀取0003的指令，將R1的內容與R2相加，結果存入R1。

  結果：R1-->7,PC-->0004

CPU工作原理大致就是這樣。

CPU指令執行模式

CPU指令執行有兩種模式，流水線執行模式和亂序執行模式。這兩種模式同時存在于CPU中，以流水線為主，但是為了提高CPU中電路的工作效率，引入亂序執行模式。目前X86架構在亂序執行方面領先于ARM架構。

一般情況下，在EU執行上一個周期BIU取的指令的同時，BIU取下一條指令存放于指令隊列中。如果EU需要總線完成如讀取存儲器數據的任務時，則給出命令，使得BIU在下個周期不取指令，通過總線獲取數據給EU完成上個指令，之后恢復正常流水線。亂序執行在這里就不具體介紹了，主要是將不需要當前運算電路的命令同時執行，以提高效率，具體實現方式只能由讀者自行百度了。

本期內容就到這里了，下一期會介紹存儲器以及讀寫內存時CPU與存儲器的時序配合。