????? 新版PCI Express規格的速度等級得支援最近 IEEE 所通過的40/100Gbp乙太網絡標準配接卡，也會用于高階繪圖卡、新一代 Infiniband 互連、快閃存儲器硬盤等高資料吞吐量的相關應用。「我不認為我們錯失任何機會；」PCI SIG 主席、IBM芯片開發部門的Al Yanes在接受采訪時表示：「我們的成員公司都能接受這樣的時程。」

????? Yanes指出，40G以太網絡還沒到位，該組織成員公司還在開發相關產品；PCI SIG串列通訊工作小組主席、Intel資深工程師Ramin Neshati補充解釋：「那是一個不斷嘗試錯誤的過程，這也是為什么我們不喜歡有時間表。」

????? 「某天我們某成員公司可能說標準規格很OK，但又有某天別家公司可能會說“你們有考慮到聲波、溫度或濕度問題，以及可能對產品設計造成的影響嗎？”；」Neshati表示：「這是一個活生生的產業環境，人們來自各種資料領域、狀況各不相同，所以我們往往得回過頭看看錯誤在哪里，好讓大家能腳步一致繼續前進。」

????? 新版標準延遲的因素，還包括支援最大頻寬8GHz資料傳輸速率所需的、復雜的等化(equalization)與編碼(encoding)程序。在6月初公布的0.71版規格，詳述了訓練序列(training sequence)、適當的直流傳輸平衡(balance a dc transmission)，以及推導訊號時脈(derive a signal clock)所需的改變。

????? 此外并明示工程師必須至少在接收器中采用1-tap決策回授等化器(decision feedback equalization，DFE)，以及在傳送器采用3-tap連續線性等化器(continuous linear equalization)。

????? 加拿大芯片供應商Gennum就在2009年宣布，該公司已可提供支援5-tap DFE的 PCIe 3.0 控制器芯片與實體層功能區塊IP授權。

????? 高階通訊芯片在某些狀況下已經內含了多層次的等化器，不過對主流PC芯片以及主機板供應商等PCI Express使用大戶來說，卻是新技術。相較之下，第一版的PCIe規格支援2.5GHz資料傳輸速率，只使用單一靜態層(single static level)的解加強(de-emphasis)電路；第二版規格傳輸速率提高到了5GHz，則使用了兩層的解加強電路。

????? 3.0版PCI Express是首度采用DFE，以及傳送/接收器在啟動時間協商(negotiate)訊號解加強電路層級的動態特征。這個版本的PCIe也是第一個從8b/10b編碼，轉向更趨復雜但有效率的128b/130b方法。

????? 在8GHz等級速度，傳遞訊號通道的質量也首度納入考量。為此PCI SIG將公布簡易的S參數來描述PCIe 3.0通道，并為該新版規格發表一款基礎的開放源碼通道測試工具；這也是PCI SIG第一次發表這類工具。Yanes表示，該組織希望廠商在發表主機板設計之前就能確定其可運作性：「我們試圖讓一切都順利進行。」

????? PCI Express 3.0也被設定為能向下兼容舊板規格，Yanes預期需要65奈米以下制程支援，大多使用45奈米技術。新版規格產品測試將在明年初正式展開，PCI SIG將在2011年秋天公布兼容產品清單：「現在已有部分PCIe 3.0產品，但我們不會在官方測試工作完成之前公開為任何產品背書。」　

????? Ramin補充指出，0.7~0.9版的3.0規格，之間還是會有一些可能影響芯片設計的改變，而采用這些版本推出產品的廠商得自擔風險；不過到了0.9~1.0版，就不會有任何影響芯片設計的改變。目前已經有不只一家的PCI SIG成員廠商開發出PCIe 3.0測試芯片，其中部分芯片測試資料也分享給3.0版規格工作小組，以進行規格驗證。

????? 「直到最終版3.0規格定案，我們才會思考下一步行動；因此2010與2011年大部份時間，我們將專注于完成3.0規格兼容產品的認證。」Ramin表示：「要到明年以后，我們才會有更多3.0規格以后的事情可說。」