如果對100kHz以上頻率有額外的電源抑制要求(通常也是需要的)，那么在輸入端必須連接一個外部的預濾波網絡來增強LDO的抑制性能。

外部網絡

在實際應用中，只有兩種預濾波方法值得考慮，這是因為必須防止在額外的組件上產生過多功耗，同時要保持穩壓器的穩定性。

圖3：串聯LDO可產生很高的PSRR。

圖4：外部輸入網絡可提供額外的抑制性能。

方法1──增加一個線性穩壓器。這種方法非常簡單，僅需占用少量PCB面積(如AS1358-9要用到2個TSOT23-5封裝)，與其它方法相較設計時間最短。將兩個線性穩壓器串聯，可使任何頻率點的PSRR增加一倍(假設兩個穩壓器完全相同)。這種方法的缺點是壓降會加倍，而且需一個額外的電容。兩個AS1359串聯后的典型壓降在300mA負載電流時為280mV，在100kHz時的抑制比為120dB。要達到這樣的水平，必須仔細處理組件的布局和PCB走線。

從實用角度考慮，每個LDO上應允許350mV到400mV的壓降。AS1358-9 LDO穩壓器的輸出電壓范圍為1.5V到4.5V，調整步進是50mV，因此特殊電壓不是問題。

方法2──輸入端加載基于統一耗散網絡的LC濾波器。三極點巴特沃斯特性需要串聯低值線圈和兩個電容，其中一個電容通常位于LDO輸入端。三極點巴特沃斯響應在4.5Fo處可提供額外40dB的抑制，其中Fo是-3dB點(見圖5)。

圖5：不同階數N下的巴特沃斯阻帶衰減。

相較方法1，額外的濾波器網絡不會增加顯著的直流阻抗損耗。不過設計時要特別小心，確保所選電感能夠支持要求的直流電流而不至于飽和。巴特沃斯是很有用的特性，其中的通帶特別平坦，這點與切比雪夫特性不同，后者為了獲得更好的衰減率會犧牲通帶和阻帶紋波。圖7顯示級數在2和10之間的巴特沃斯濾波器衰減特性。

圖6提出了歸一化到1Ω源阻抗和1rad/s頻率下的元件值。注意，濾波器輸出端并未端接終端電阻，這將允許將其連接到線性穩壓器的高輸入阻抗上。D欄包含了由非理想元件引起的損耗，并標示了通帶損耗。對電源濾波來說，不必嚴格地符合巴特沃斯特性；畢竟濾波器在直流點只有很小的損耗。

圖6a:歸一化到1Ω和1rad/s的三極點巴特沃斯統一耗散值。

圖6b：三極點巴特沃斯統一耗散濾波器。

下列表達式用于去歸一化圖8a中的值：

針對電源應用，選擇的實際源阻抗為RACTUAL=0.1Ω。如果C2固定為1μF(AS1358-9)，那么必須反復選擇w和a直到接近商用元件值為止。通帶損耗不是主要問題，而額外的交流衰減在這個應用中非常重要。

假設C3=1μF，F-3dB=1MHz(Calc 1.082)，RACTUAL=0.1Ω，那么C1=1.5μF(Calc 1.47)，L2=38nH(D=0.4，a=6.82dB)。合適的線圈可從Coilcraft公司的Mini Spring系列(B09TJLC)或Midi Spring系列(1812SMS-39NJLC)這類中挑選。只要陶瓷電容(C1&C3)的寄生電感小于1nH，濾波器就有足夠的衰減值。

本文小結

AS1358-9 LDO具有良好的噪聲和電源抑制性能。只要在輸入端增加一個簡單的LC網絡，即可實現額外的高頻電源抑制比性能。