Mentor Graphics公司強化其Questa工具，提升自動化功能以擴展用于芯片設計的涵蓋范圍，并簡化形式驗證技術。另一方面，此次的功能升級目標也在于使形式驗證工具能更廣泛地被采用。

　　根據2010年的一項研究報告指出，只有29%的芯片設計師采用形式驗證工具。“因而對于采用這些技術，仍存在一個巨大的成長商機，”Mentor首席科學家兼形式驗證專家Harry Foster說。

　　業界確實需要更好的測試驗證工具。根據2007年和2010年的調查顯示，約有65%的芯片設計專案仍落后于預訂計劃，而大約有70%的設計還需重新設計。

　　“如果得再重新設計，你可能會完全錯過上市時機，”Foster強調，一項設計工作可能耗時3個多月，且花費上百萬美元。

　　Mentor公司新的Questa CoverCheck可自動發現無法進行形式驗證的程式碼。它還能顯示波形，并產生輸出向量。阿爾卡特朗訊（Alcatel-Lucent）也協助Mentor共同開發程式碼。

　　此外，最新版Questa AutoCheck支持平行機制更快速執行于多核心處理器上。該工具還能自動化查找常見錯誤的程序，如在模擬時通常難以偵測到的資源鎖死（deadlock）和溢位（overflow）等問題。

　　Mentor并擴展Questa CDC工具，可用于發現SoC中使用IP模組與其它同步模組導致的時域交叉問題。在這一功能方面，該新版本提升了5倍的性能。

　　“目前最大的測試問題之一就發生在SoC整合中，”他說。

　　他指出，從2007-2010年形式驗證工具應用已成長了53%。“由于設計越來越復雜，業界必須采用更先進的工具，”他說。

　　“目前的工具所能處理的性能已顯著提升了－形式驗證工具已能處理成千上百種狀態元素──但這是永遠不夠的，所以隨時還得搭配模擬操作，”Foster說。