完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
數(shù)據(jù): CMOS Analog Multiplexer/Demulitiplexer With Logic-Level Conversion 數(shù)據(jù)表
CD4051B,CD4052B和CD4053B模擬多路復(fù)用器是數(shù)字控制的模擬開關(guān),具有低導(dǎo)通阻抗和極低的關(guān)斷漏電流。通過4.5 V至20 V的數(shù)字信號幅度可以實(shí)現(xiàn)高達(dá)20 V PP 的模擬??信號控制(如果V DD - V SS = 3 V,V DD - V EE 最高可達(dá)13 V;對于V DD - V EE < /sub>高于13 V的電平差,V DD - V SS 至少需要4.5 V)。例如,如果V DD = 4.5 V,V SS = 0 V,并且V EE = ?? 13.5 V,模擬信號來自? ?13 V至4.5 V可通過0 V至5 V的數(shù)字輸入進(jìn)行控制。這些多路復(fù)用器電路在整個V DD - V SS 上消耗極低的靜態(tài)功耗, V DD - V EE 電源電壓范圍,與控制信號的邏輯狀態(tài)無關(guān)。當(dāng)禁止(INH)輸入出現(xiàn)邏輯高電平(H)時,所有通道都關(guān)閉。
CD4051B是一個8通道多路復(fù)用器,具有三個二進(jìn)制控制輸入(A,B和C)和禁止輸入。三個二進(jìn)制信號選擇八個通道中的一個接通,并將八個輸入中的一個連接到輸出。
CD4052B是一個差分四通道多路復(fù)用器,具有兩個二進(jìn)制控制輸入(A和B) )和抑制輸入。兩個二進(jìn)制輸入信號選擇要打開的四對通道中的一個,并將模擬輸入連接到輸出。
CD4053B是一個三通道雙通道多路復(fù)用器,帶有三個獨(dú)立的數(shù)字控制輸入(A, B和C)和抑制輸入。每個控制輸入選擇一對通道中的一個,這些通道以單刀雙擲配置連接。
當(dāng)這些設(shè)備用作多路分解器時,CHANNEL IN /OUT端子是輸出,公共(COM OUT /IN)端子是輸入。
? |
---|
Configuration |
Number of Channels (#) |
Power Supply Type |
Vss (Min) (V) |
Vss (Max) (V) |
Vdd (Min) (V) |
Vdd (Max) (V) |
Ron (Typ) (Ohms) |
Bandwidth (MHz) |
Rating |
Operating Temperature Range (C) |
Package Size: mm2:W x L (PKG) |
Package Group |
Supply Range (Max) |
Ron (Max) (Ohms) |
Input/Output Continuous Current (Max) (mA) |
Supply Current (Typ) (uA) |
Supply Current (Max) (uA) |
Features |
ESD Charged Device Model (kV) |
ESD HBM (kV) |
VIL (Max) (V) |
VIH (Min) (V) |
? |
CD4051B-Q1 | CD4051B | CD4051B-MIL | CD4052B | CD4053B |
---|---|---|---|---|
8:1 ? ? | 8:1 ? ? | ? | 4:1 ? ? | 2:1 SPDT ? ? |
1 ? ? | 1 ? ? | ? | 2 ? ? | 3 ? ? |
Single Dual ? ? | Single Dual ? ? | ? | Single Dual ? ? | Single Dual ? ? |
-10 ? ? | -10 ? ? | ? | -10 ? ? | -10 ? ? |
0 ? ? | 0 ? ? | ? | 0 ? ? | 0 ? ? |
5 ? ? | 5 ? ? | ? | 5 ? ? | 5 ? ? |
20 ? ? | 20 ? ? | ? | 20 ? ? | 20 ? ? |
125 ? ? | 125 ? ? | 125 ? ? | 125 ? ? | 125 ? ? |
20 ? ? | 20 ? ? | ? | 25 ? ? | 30 ? ? |
Automotive ? ? | Catalog ? ? | Military ? ? | Catalog ? ? | Catalog ? ? |
-40 to 125 ? ? | -55 to 125 ? ? | -55 to 125 ? ? | -55 to 125 ? ? | -55 to 125 ? ? |
16TSSOP: 32 mm2: 6.4 x 5(TSSOP) ? ? | See datasheet (PDIP) 16SO: 80 mm2: 7.8 x 10.2(SO) 16SOIC: 59 mm2: 6 x 9.9(SOIC) 16TSSOP: 32 mm2: 6.4 x 5(TSSOP) ? ? | See datasheet (CDIP) ? ? | See datasheet (PDIP) 16SO: 80 mm2: 7.8 x 10.2(SO) 16SOIC: 59 mm2: 6 x 9.9(SOIC) 16TSSOP: 32 mm2: 6.4 x 5(TSSOP) ? ? | See datasheet (PDIP) 16SO: 80 mm2: 7.8 x 10.2(SO) 16SOIC: 59 mm2: 6 x 9.9(SOIC) 16TSSOP: 32 mm2: 6.4 x 5(TSSOP) ? ? |
TSSOP ? ? | PDIP SO SOIC TSSOP ? ? | CDIP ? ? | PDIP SO SOIC TSSOP ? ? | PDIP SO SOIC TSSOP ? ? |
20 ? ? | 20 ? ? | ? | 20 ? ? | 20 ? ? |
1300 ? ? | 1300 ? ? | 240 ? ? | 1300 ? ? | 1300 ? ? |
10 ? ? | 10 ? ? | ? | 10 ? ? | 10 ? ? |
0.04 ? ? | 0.04 ? ? | ? | 0.04 ? ? | 0.04 ? ? |
3000 ? ? | 3000 ? ? | ? | 3000 ? ? | 3000 ? ? |
Control logic voltage translation Dual supply Break-before-make ? ? | Control logic voltage translation Dual supply Break-before-make ? ? | Low Power Break-before-make ? ? | Control logic voltage translation Dual supply Break-before-make ? ? | Control logic voltage translation Dual supply Break-before-make ? ? |
? | 2 ? ? | ? | ? | 1.5 ? ? |
? | 3 ? ? | ? | ? | 2.5 ? ? |
Vdd*.3 ? ? | Vdd*.3 ? ? | ? | Vdd*.3 ? ? | Vdd*.3 ? ? |
Vdd*.7 ? ? | Vdd*.7 ? ? | ? | Vdd*.7 ? ? | Vdd*.7 ? ? |
無樣片 |