ADRV9008-1 集成式雙射頻接收器

優勢和特點

雙接收器
最大接收器帶寬：200 MHz
全集成的小數 N 射頻合成器
全集成的時鐘合成器
適用于射頻 LO 和基帶時鐘的多芯片相位同步
JESD204B 數據路徑接口
調諧范圍：75 MHz 至 6000 MHz

產品詳情

接收路徑包括兩個獨立的具有一流動態范圍的寬帶直接轉換接收器。完整的接收子系統包括自動和手動衰減控制、直流失調矯正、正交誤差校正 (QEC) 以及數字濾波，因此數字基帶中不再需要這些功能。它集成了射頻前端控制以及適用于功率放大器 (PA) 的模數轉換器 (ADC)、數模轉換器 (DAC) 和通用輸入/輸出 (GPIO) 等若干輔助功能。

除了自動增益控制 (AGC) 外，ADRV9008-1 還具有靈活的外部增益控制模式，可在動態設置系統級增益的過程中實現出色的靈活性。

接收的信號通過一組四個高動態范圍連續時間 Σ-Δ ADC 進行數字化處理，這些 ADC 具有固有的抗混疊特性。組合直接轉換架構不受帶外鏡像混合影響，由于不存在混疊，因而與傳統中頻 (IF) 接收器相比，放寬了 RF 濾波器的要求。

完全集成的鎖相環 (PLL) 為接收器信號路徑提供高性能、低功耗小數 N 射頻合成。一個額外的合成器生成轉換器、數字電路和串行接口所需的時鐘。多芯片同步機制可在多個 ADRV9008-1 芯片之間同步射頻本地振蕩器 (LO) 的相位和基帶時鐘。已經采取預防措施以提供高性能基站應用所要求的隔離。集成了所有壓控振蕩器 (VCO) 和環路濾波器元件

高速 JESD204B 接口支持高達 12.288 Gbps 的線速，因此在最寬帶寬模式下，每個發射器有兩個線路，每個接收器有一個線路。此接口還支持適用于較低帶寬的交錯模式，將高速數據接口總線數減少到了一個。支持固定和浮點數據格式。浮點格式可使內部 AGC 對解調器器件不可見。

ADRV9008-1 的內核可以直接由 1.3 V 和 1.8 V 穩壓器供電，并通過標準 4 線串行端口進行控制。包括了全面的節電模式，以便在正常使用過程中最大限度地減小功耗。ADRV9008-1 采用 12 mm × 12 mm、196 球芯片級球柵陣列 (CSP_BGA) 封裝。