LTC2153-14 14 位、310Msps ADC

數(shù)據(jù)： LTC2153-14產(chǎn)品技術(shù)英文資料手冊(cè)

優(yōu)勢(shì)和特點(diǎn)

68.8dBFS SNR
8dB SFDR
低功率：401mW (總值)
單 1.8V 電源
DDR LVDS 輸出
易于驅(qū)動(dòng)的 1.32V_P-P 輸入范圍
1.25GHz 滿功率帶寬采樣及保持 (S/H)
可任選的時(shí)鐘占空比穩(wěn)定器
低功率睡眠和打盹模式
用于配置的串行 SPI 端口
引腳與 12 位器件版本相兼容
40 引腳 (6mm x 6mm) QFN 封裝

產(chǎn)品詳情

LTC^?2153-14 是一款 310Msps、14 位 A/D 轉(zhuǎn)換器，專為對(duì)高頻、寬動(dòng)態(tài)范圍信號(hào)進(jìn)行數(shù)字化處理而設(shè)計(jì)。該器件非常適合要求苛刻的通信應(yīng)用，其 AC 性能包括 68.8dB SNR 和 88dB 無(wú)寄生動(dòng)態(tài)范圍 (SFDR)。1.25GHz 輸入帶寬允許 ADC 以優(yōu)良性能對(duì)高頻進(jìn)行欠采樣。延遲僅為?6 個(gè)時(shí)鐘周期。?

DC 規(guī)格包括整個(gè)溫度范圍內(nèi)的 ±1.2LSB INL (典型值)、±0.35LSB DNL (典型值) 和無(wú)漏失碼。轉(zhuǎn)換噪聲為 2.11LSB_RMS。

數(shù)字輸出為雙倍數(shù)據(jù)速率 (DDR) LVDS。

可以利用一個(gè)正弦波、PECL、LVDS、TTL 或 CMOS 輸入對(duì) ENC⁺ 和 ENC^– 輸入進(jìn)行差分驅(qū)動(dòng)。一個(gè)任選的時(shí)鐘占空比穩(wěn)定器在全速和多種時(shí)鐘占空比條件下實(shí)現(xiàn)了高性能。