符合 JESD204B 標(biāo)準(zhǔn)的超低噪聲和低功耗時鐘抖動消除器
| Function | Dual-loop PLL |
| Number of outputs | 16 |
| RMS jitter (fs) | 65 |
| Output frequency (Min) (MHz) | 0.03 |
| Output frequency (Max) (MHz) | 2000 |
| Input type | LVCMOS, LVDS, LVPECL |
| Output type | LVDS, LVPECL |
| Supply voltage (Min) (V) | 1.7 |
| Supply voltage (Max) (V) | 3.465 |
| Features | JESD204B |
| Operating temperature range (C) | -40 to 85 |
- 雙環(huán)路 PLL 架構(gòu)
- 超低噪聲（10kHz 至 20MHz）：
- 1966.08MHz 頻率下 48fs RMS 抖動
- 983.04MHz 頻率下 50fs RMS 抖動
- 122.88MHz 頻率下 61fs RMS 抖動
- 122.88MHz 時具有 –165dBc/Hz 本底噪聲
- JESD204B 支持
- 一次性、脈沖和連續(xù) SYSREF
- 16 個差動輸出時鐘（處于 8 個頻率組中）
- 介于 700mVpp 和 1600mVpp 之間的可編程輸出擺幅
- 每個輸出對可配置為 SYSREF 時鐘輸出
- 16 位通道分頻器
- 最小 SYSREF 頻率為 25kHz
- 最大輸出頻率為 2GHz
- 精密數(shù)字延遲，動態(tài)可調(diào)
- 數(shù)字延遲 (DDLY) ? × 時鐘分配路徑頻率（最大 2GHz）
- 60ps 步長模擬延遲
- 50% 占空比輸出分配，1 至 65535
（偶數(shù)和奇數(shù)）
- 4 個基準(zhǔn)輸入
- 輸入丟失時采用保持模式
- 自動和手動切換模式
- 信號損失 (LOS) 檢測
- 在 16 個有源輸出下的典型功耗為 1.05W
- 通常由 1.8V（輸出、輸入）和 3.3V 電源（數(shù)字、PLL1、PLL2_OSC、PLL2 內(nèi)核）供電
- 完全集成的可編程環(huán)路濾波器
- PLL2
- PLL2 相位檢測器頻率高達(dá) 250MHz
- OSCin 倍頻器
- 集成式低噪聲 VCO
- 內(nèi)部功率調(diào)節(jié)：優(yōu)于 –80dBc PSRR（在 VDDO 上）（對于 122.88MHz 差動輸出）
- 3 線制或 4 線制 SPI 接口（4 線制為默認(rèn)設(shè)置）
- –40oC 至 +85oC 工業(yè)環(huán)境溫度
- 支持 105oC PCB 溫度（在散熱焊盤上測量）
- LMK04616：10mm × 10mm NFBGA-144 封裝，間距為 0.8mm
LMK0461x 器件系列具有業(yè)界性能最高且功耗最低的抖動清除器，支持 JESD204B 接口。可以配置 16 個時鐘輸出以驅(qū)動 8 個 JESD204B 轉(zhuǎn)換器或其他邏輯器件（使用器件和 SYSREF 時鐘）。可以配置第 17 個輸出，以提供來自 PLL2 的信號或來自外部 VCXO 的副本。
完全 集成的 PLL1 和 PLL2 環(huán)路濾波器、大量的集成 LDO、數(shù)字和模擬延遲、提供 3.3V、2.5V 和 1.8V 輸出的靈活性以及同時生成多個 SYSREF 域的靈活性等特性使得該器件易于使用。
可以為傳統(tǒng)計(jì)時 系統(tǒng) 配置 17 個輸出中的每一個，不限于 JESD204B 應(yīng)用。
