（文章來源：EEPW）
? ? ? ?在最原始的測試過程中，對集成電路（IntegratedCircuit,IC）的測試是依靠有經驗的測試人員使用信號發生器、萬用表和示波器等儀器來進行測試的。這種測試方法測試效率低，無法實現大規模大批量的測試。隨著集成電路的集成度和引腳數的不斷增加，工業生產上必須要使用新的適合大規模電路測試的測試方法。在這種情況下，集成電路的自動測試儀開始不斷發展。

現在國內的同類型產品中，一部分采用了單片機實現，這部分儀器分析速度慢，難以用于大規模的測試系統之中，并且在管腳的擴展性上受到嚴重的限制。另一部分使用了DSP芯片，雖然功能上較為完善，但造價不菲，實用性能有限。本文的設計是基于FPGA實現邏輯芯片的功能故障測試。由于FPGA芯片價格的不斷下降和低端芯片的不斷出現，使用FPGA作為主控芯片可以更適合于市場，且有利于對性能進行擴展。實驗表明，該系統設計合理，能對被測芯片進行準確的功能測試。

功能測試也稱為合格-不合格測試，它決定了生產出來的元件是否能正常工作。一個典型的測試過程如下：將預先定義的測試模板加載到測試設備中，它給被測元件提供激勵和收集相應的響應；需要一個探針板或測試板將測試設備的輸入、輸出與管芯或封裝后芯片的相應管腳連接起來。測試模板指的是施加的波形、電壓電平、時鐘頻率和預期響應在測試程序中的定義。

元件裝入測試設備，測試設備執行測試程序，將輸入模板序列應用于被測元件，比較得到的和預期的響應。如果觀察到不同，則表示元件出錯，即該元件功能測試不合格。該測試系統由下位機硬件電路和上位機測試軟件兩大部分構成。系統采用功能模塊化設計，控制靈活，操作簡單，而且采用ROM存儲測試向量表庫，方便以后的芯片型號添加和擴展，有很好的實際應用性。

系統硬件主要由FPGA控制器模塊、串口通信模塊、電平比較模塊和測試平臺模塊構成，其結構如圖1所示。

控制器模塊選用Altera的FPGA芯片EP3C16Q240C8N,配置芯片選用EPCS4.控制器由使用VerilogHDL硬件語言實現了包括串口接收模塊、數據轉換與測試保護模塊和串口發送模塊三個部分的功能設計。串口接收模塊完成與串口芯片MAX3232進行通信，接收由上位機發送來的測試指令；數據轉換與測試保護模塊產生實現一個類似于D觸發器的保護器，對測試端的被測芯片輸出腳進行雙保護，保證其在測試后的回測值不受初值影響；串口發送模塊將測試后得到的數據組合為一個回測寄存器，并按照串口通信協議將回測數據發送回上位機。

串口通信模塊選用MAX3232芯片，現串口的全雙工數據傳輸。E818電平比較電路為邏輯功能測試的核心硬件部分。E818是SEMTECH公司專門針對ATE邏輯功能測試而開發的窗口比較器芯片，它解決了被測對象DUT芯片的雙向輸入數據電平要求。