VHDL是隨著可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC（超高速集成電路）計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計時采用的標(biāo)準(zhǔn)語言，VHDL具有極強(qiáng)的描述能力，能支
2011-01-25 14:41:28
2667 
增長。FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統(tǒng)的設(shè)計和維護(hù)的風(fēng)險，降低產(chǎn)品成本，縮短設(shè)計周期。
2019-01-07 08:47:003996 
隨著可編程邏輯器件的發(fā)展，F(xiàn)PGA的應(yīng)用已經(jīng)越來越廣泛，且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢。可編程邏輯器件FPGA以其高集成度、高速度、開發(fā)周期短、穩(wěn)定性好而受到了人們
2021-01-04 10:36:002066 
，舉例說明了利用VHDL語言實(shí)現(xiàn)數(shù)字系統(tǒng)的過程。 整個數(shù)字電壓表的硬件結(jié)構(gòu)如圖1所示。 工作時，系統(tǒng)按一定的速率采集輸入的模擬電壓，經(jīng)ADC0804轉(zhuǎn)換為8位數(shù)字量，此8位數(shù)字量經(jīng)FPGA處理
2012-10-26 15:46:00
請教大家怎么用VHDL語言實(shí)現(xiàn)減法運(yùn)算？在FPGA設(shè)計時又該怎么操作呢？
2012-05-17 20:07:12
如何用VHDL 語言實(shí)現(xiàn)右移位啊？求大神幫看看為什么實(shí)現(xiàn)不了右移位？library ieee;use ieee.std_logic_1164.all;use
2016-05-28 15:46:38
vhdl語言實(shí)例大全下載
2008-05-20 09:36:01
可編程邏輯器件到底是干什么用的呢，簡單的說，就是通過重新寫程序，重新注入到這個器件中達(dá)到實(shí)現(xiàn)其它的功能。最常見的當(dāng)屬電腦了。電腦本身除了加法，減法和簡單的邏輯運(yùn)算四種。比如要是想實(shí)現(xiàn)一個功能讓電腦
2014-04-15 10:02:54
可編程邏輯器件是如何發(fā)展的？
2021-04-29 06:23:22
C語言實(shí)現(xiàn)常用排序算法是什么？
2021-10-19 06:41:46
/1pJ5bCtt Verilog和VHDL，它們的歷史淵源、孰優(yōu)孰劣這里就不提了。美國和中國***地區(qū)的邏輯設(shè)計公司大都以Verilog語言為主，國內(nèi)目前學(xué)習(xí)和使用Verilog的人數(shù)也在逐漸超過VHDL。從高
2015-03-16 12:00:54
設(shè)計RISC微處理器需要遵循哪些原則?基于FPGA技術(shù)用VHDL語言實(shí)現(xiàn)的8位RISC微處理器
2021-04-13 06:11:51
基于FPGA的2DPSK調(diào)制與解調(diào) 采用可編程邏輯器件(FPGA/CPLD)設(shè)計模擬信號檢測電 基于VHDL語言的數(shù)字鐘系統(tǒng)設(shè)計 基于FPGA的交通燈控制 采用可編程器件(FPGA/CPLD
2012-02-10 10:40:31
IIC總線通訊接口器件的CPLD實(shí)現(xiàn)摘要：介紹了采用ALTERA公司的可編程器件EPF10K10LC84-3實(shí)現(xiàn)IIC總線的通訊接口的基本原理，并給出了部分的VHDL語言描述。該通訊接口與專用的接口芯片相比，具有使用靈活、系統(tǒng)配置方便的特點(diǎn)。 [/hide]
2009-10-30 14:57:35
，足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。目前常用EEPROM，CPLD，F(xiàn)PGA。 PLA,PAL,GAL是早期的可編程器件，已經(jīng)淘汰。可編程邏輯器件PLD（Programmable Logic Dev...
2021-07-22 09:05:48
（Interconnect）三個部分。 現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和 門陣列（如PAL,GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM
2019-08-11 04:30:00
編程。事實(shí)上，由于有了可編程邏輯器件，一些設(shè)備制造商現(xiàn)在正在嘗試為已經(jīng)安裝在現(xiàn)場的產(chǎn)品增加新功能或者進(jìn)行升級。要實(shí)現(xiàn)這一點(diǎn)，只需要通過因特網(wǎng)將新的編程文件上載到PLD就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯
2009-05-29 11:36:21
電子設(shè)計的主流。VHDL語言作為可編程邏輯器件的標(biāo)準(zhǔn)語言描述能力強(qiáng)，覆蓋面廣，抽象能力強(qiáng)，應(yīng)用越來越廣泛。VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級電路，其高層次的行為
2018-11-20 10:39:39
DescriptionLanguage)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已
2019-06-18 07:45:03
摘要：介紹了可編程邏輯器件在數(shù)字信號處理系統(tǒng)中的應(yīng)用。并運(yùn)用VHDL語言對采用Lattice公司的ispLSI1032E可編程邏輯器件所構(gòu)成的乘法器的結(jié)構(gòu)、原理及各位加法器的VHDL作了詳細(xì)的描述
2019-06-28 06:14:11
不知道有沒有大神做過：基于FPGA的圖像邊緣檢測系統(tǒng)設(shè)計，用VHDL語言實(shí)現(xiàn)
2018-05-10 00:22:07
基于Proteus和C語言實(shí)現(xiàn)一共四個題目，有沒有人愿意嘗試一下？
2021-07-14 06:20:45
匯編實(shí)現(xiàn)LED燈閃1. 本文目的基于匯編語言實(shí)現(xiàn)最簡單的LED燈閃爍。匯編語言（assembly language）是一種用于電子計算機(jī)、微處理器、微控制器或其他可編程器件的低級語言，亦稱為符號語言
2021-10-27 07:34:55
為了縮短卷積編碼器設(shè)計周期，使硬件設(shè)計更具靈活性，在介紹卷積編碼器原理的基礎(chǔ)上，論述了一種基于可編程邏輯器件，采用模塊化設(shè)計方法，利用VHDL硬件描述語言實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器
2019-08-27 07:41:05
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。
2019-10-18 08:20:51
可編程邏輯器件有哪些種類？可編程邏輯器件在高準(zhǔn)確度A/D轉(zhuǎn)換器中的應(yīng)用
2021-04-22 06:21:25
本文介紹應(yīng)用美國ALTERA公司的MAX+PLUSⅡ平臺，使用VHDL硬件描述語言實(shí)現(xiàn)的十六路彩燈控制系統(tǒng)。
2021-04-19 07:43:57
如何使用C語言實(shí)現(xiàn)模糊PID控制？
2021-09-24 08:54:18
本文介紹利用VHDL語言實(shí)現(xiàn) FPGA與單片機(jī)的串口異步通信電路。
2021-04-29 06:34:57
利用現(xiàn)場可編程門陣列（FPGA）和VHDL 語言實(shí)現(xiàn)了PCM碼的解調(diào)，這樣在不改變硬件電路的情況下，能夠適應(yīng)PCM碼傳輸速率和幀結(jié)構(gòu)變化，從而正確解調(diào)數(shù)據(jù)。
2021-05-07 06:58:37
介紹了利用現(xiàn)場可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
幀同步是什么工作原理？如何用VHDL語言實(shí)現(xiàn)幀同步的設(shè)計？
2021-04-08 06:33:59
關(guān)于用QuartusⅡ軟件實(shí)現(xiàn)編程調(diào)試，用VHDL語言描述該邏輯關(guān)系。多次嘗試編寫，并不能準(zhǔn)確描述邏輯關(guān)系，以及進(jìn)行編程調(diào)試，對于vhdl語言不能準(zhǔn)確應(yīng)用，想請教一下結(jié)構(gòu)體的相關(guān)邏輯語言。
2022-05-04 12:21:32
老大看到OOP編程很好，就讓我學(xué)，怎么用C語言實(shí)現(xiàn)OOP編程的，請大俠指點(diǎn)
2019-10-30 03:45:28
怎么實(shí)現(xiàn)基于可編程邏輯器件的數(shù)字電路設(shè)計？
2021-05-06 08:36:18
本文以乘法器的設(shè)計為例，來說明采用可編程邏輯器件設(shè)計數(shù)字系統(tǒng)的方法。
2021-04-29 06:22:10
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件
2019-08-28 08:05:46
如何使用CPLD器件，采用VHDL語言設(shè)計一個16 樓層單個載客箱的電梯控制系統(tǒng)，此控制系統(tǒng)具有使用安全可靠，功能全面的特點(diǎn)，方便人們生活。
2021-04-29 07:07:05
可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已成為描述、驗(yàn)證和設(shè)計數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL
2019-08-08 07:08:00
各位大神求救啊用verilog語言實(shí)現(xiàn)電子鐘
2014-05-04 16:37:51
硬件描述語言VHDL課件 硬件描述語言VHDL 數(shù)字系統(tǒng)設(shè)計分為硬件設(shè)計和軟件設(shè)計, 但是隨著計算機(jī)技術(shù)、超大規(guī)模集成電路（CPLD
2008-09-11 15:47:23
用VHDL語言實(shí)現(xiàn)樂曲演奏電路本程序是用VHDL對《梁祝協(xié)奏曲》中《化蝶》部分的樂曲電路實(shí)現(xiàn)。
2011-08-18 10:31:53
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計一、實(shí)驗(yàn)?zāi)康?.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用；2.掌握GAL器件的設(shè)計原則和一般格式；3.學(xué)會使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)
2009-06-28 00:12:19
135 VHDL語言描述數(shù)字系統(tǒng):本章介紹用 VHDL 描述硬件電路的一些基本手段和基本方法。 VHDL 語言是美國國防部在 20 世紀(jì) 80 年代初為實(shí)現(xiàn)其高速集成電路計劃（VHSIC）而提出的
2009-09-01 09:02:4037 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計:本書系統(tǒng)地介紹了一種硬件描述語言，即VHDL語言設(shè)計數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計方法上一次革命性的變化，也是邁
2010-02-06 16:55:22359 闡述密碼控制設(shè)計的基本原理。介紹了VHDL語言的特點(diǎn)以及基本的語法結(jié)構(gòu)。在MAX+plusⅡ開發(fā)軟件環(huán)境下，利用VHDL硬件描述語言實(shí)現(xiàn)密碼控制系統(tǒng)設(shè)計，并對其系統(tǒng)各個模塊進(jìn)行仿真
2010-12-16 16:10:370 闡述了4PSK調(diào)制器的基本原理，給出調(diào)制系統(tǒng)設(shè)計框圖。在MAX+plusII環(huán)境下，利用VHDL語言實(shí)現(xiàn)了4PSK調(diào)制器設(shè)計，并對系統(tǒng)的各模塊仿真。采用VHDL模塊化和自上而下的設(shè)計方法，提高了
2010-12-20 17:31:2851 用VHDL語言實(shí)現(xiàn)3分頻電路
標(biāo)簽/分類：
眾所周知，分頻器是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一，盡管在目前大部分設(shè)計中，廣泛使用芯片廠家集成的鎖相
2007-08-21 15:28:165527 【摘 要】 介紹了在VXI總線儀器構(gòu)成的導(dǎo)彈測試系統(tǒng)中，利用ISP器件使接口電路設(shè)計簡化，并用VHDL語言實(shí)現(xiàn)了ISP器件的內(nèi)部邏輯，給出了設(shè)計的方法及部分VHDL源代碼。
2009-05-11 20:00:04864 
用VHDL語言實(shí)現(xiàn)3分頻電路(占空比為2比1)
分頻器是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一，盡管在目前大部分設(shè)計中，廣泛使用芯片廠家集成的鎖
2009-06-22 07:46:337831 Verilog HDL語言實(shí)現(xiàn)時序邏輯電路
在Verilog HDL語言中，時序邏輯電路使用always語句塊來實(shí)現(xiàn)。例如，實(shí)現(xiàn)一個帶有異步復(fù)位信號的D觸發(fā)器
2010-02-08 11:46:434468 采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計
VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起
2010-03-19 11:38:022318 
利用一塊芯片完成除時鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過
2011-09-27 15:08:56366 介紹了一種利用標(biāo)準(zhǔn)V HDL (硬件描述語言) 編寫驅(qū)動程序的光信號采集系統(tǒng)的實(shí)現(xiàn)方法,給出了采用這種方法設(shè)計的電路框圖, 并給出了該設(shè)計的CPLD (復(fù)雜可編程邏輯器件) 實(shí)現(xiàn)方法,最后用
2011-11-07 14:56:2890 VHDL（Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language）是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件（PLD）的發(fā)展而發(fā)展起來的。
2012-03-02 09:16:053822 
第1章 數(shù)字系統(tǒng)EDA設(shè)計概論 第2章 可編程邏輯器件設(shè)計方法 第3章 VHDL語言基礎(chǔ) 第4章 數(shù)字邏輯單元設(shè)計 第5章 數(shù)字系統(tǒng)高級設(shè)計技術(shù)（*） 第6章 基于HDL設(shè)計輸入 第7章 基于原理圖設(shè)計輸
2012-09-18 13:38:46163 DSP算法的c語言實(shí)現(xiàn)，又需要的朋友下來看看。
2016-05-09 10:59:260 Xilinx FPGA工程例子源碼：FM收音機(jī)的解碼及控制器VHDL語言實(shí)現(xiàn)
2016-06-07 14:13:4311 可編程邏輯系統(tǒng)的VHDL設(shè)計技術(shù)
2017-09-19 16:01:0815 目前許多FPGA的邏輯資源（LE）都已超過1萬門，使得片上可編程系統(tǒng)SOPC已經(jīng)成為可能。算術(shù)邏輯單元ALU應(yīng)用廣泛，是片上可編程系統(tǒng)不可或缺的一部分。利用VHDL語言在FPGA芯片上設(shè)計ALU的研究較少，文中選用FPGA來設(shè)計32位算術(shù)邏輯單元ALU，通過VHDL語言實(shí)現(xiàn)ALU的功能。
2018-07-22 11:22:006949 
4個重要算法C語言實(shí)現(xiàn)源代碼
2018-06-10 08:00:0012 本文介紹如何利用VHDL硬件描述語言設(shè)計一個具有年、月、日、星期、時、分、秒計時顯示功能，時間調(diào)整功能和整點(diǎn)報時功能的數(shù)字日歷。在QuartusⅡ開發(fā)環(huán)境下，采用自頂向下的設(shè)計方法，建立各個基本模塊
2019-04-23 08:25:003816 本文檔的主要內(nèi)容詳細(xì)介紹的是使用C語言實(shí)現(xiàn)抽獎系統(tǒng)的設(shè)計資料說明。
2019-11-21 14:09:3412 本系統(tǒng)以AD7892SQ和CPLD（復(fù)雜可編程邏輯器件）為核心設(shè)計了一個多路信號采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時性得到提高。
2020-03-03 17:21:431259 
VHDL是一種用來描述數(shù)字邏輯系統(tǒng)的“編程語言”。它通過對硬件行為的直接描述來實(shí)現(xiàn)對硬件的物理實(shí)現(xiàn)，代表了當(dāng)今硬件設(shè)計的發(fā)展方向。VHDL是為了滿足邏輯設(shè)計過程中的各種需求而設(shè)計的。
2020-04-23 15:51:032362 
在數(shù)字系統(tǒng)設(shè)計中，根據(jù)不同的設(shè)計需要，經(jīng)常會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有的還要求等占空比。在基于cpld（復(fù)雜可編程邏輯器件）的數(shù)字系統(tǒng)設(shè)計中，很容易實(shí)現(xiàn)由計數(shù)器或其級聯(lián)構(gòu)成各種形式的偶數(shù)分頻及非等占空比的奇數(shù)分頻，但對等占空比的奇數(shù)分頻及半整數(shù)分頻的實(shí)現(xiàn)較為困難。
2020-06-26 09:36:00825 
隨著數(shù)字電路技術(shù)的發(fā)展，特別FPGA技術(shù)的普遍應(yīng)用，采用FPGA實(shí)現(xiàn)全數(shù)字鎖相環(huán)（ADPLL）的應(yīng)用越來越多。ADPLL設(shè)計簡單、應(yīng)用方便。本文介紹一種采用FPGA實(shí)現(xiàn)的ADPLL，該ADPLL用于
2020-08-03 17:40:163043 
來說，信號源本身的工作應(yīng)該更穩(wěn)定、可靠；另一方面，小型化、通用化信號源的設(shè)計和實(shí)現(xiàn)是信號采集系統(tǒng)的必然要求。因此，必須采用先進(jìn)的設(shè)計方法和大規(guī)模可編程邏輯器件加以實(shí)現(xiàn)才能適應(yīng)這種發(fā)展趨勢，CPLD/FPGA等大規(guī)模可編程邏輯器件的發(fā)展和EDA技術(shù)的成熟為此奠定了良好的軟硬件基礎(chǔ)。
2020-08-07 17:02:121116 
可編程邏輯器件的設(shè)計方法經(jīng)歷了布爾等式，原理圖輸入，硬件描語言這樣一個發(fā)展過程。隨著設(shè)計的日益復(fù)雜和可編程邏輯器件規(guī)模的不斷擴(kuò)大，人們不停地尋求更加抽象的行為級設(shè)計方法，以便在盡可能短時間內(nèi)完成自己的設(shè)計構(gòu)思。
2020-09-11 18:41:001114 本文檔的主要內(nèi)容詳細(xì)介紹的是使用Quartus和VHDL語言實(shí)現(xiàn)的LPC時序的工程文件免費(fèi)下載。
2020-09-18 16:49:0020 VHDL語言由于其其強(qiáng)大的行為描述能力及與硬件行為無關(guān)的特性,被廣泛的用于數(shù)字系統(tǒng)設(shè)計,實(shí)現(xiàn)了硬件電路設(shè)計的軟件化,成為實(shí)現(xiàn)Petri網(wǎng)邏輯控制器的有力的工具。用VHDL語言進(jìn)行數(shù)字電路設(shè)計的很大
2020-09-22 20:46:51691 
本文檔的主要內(nèi)容詳細(xì)介紹的是使用單片機(jī)實(shí)現(xiàn)單個數(shù)碼管指示邏輯電平的C語言實(shí)例免費(fèi)下載。
2020-11-12 17:33:559 本文檔的主要內(nèi)容詳細(xì)介紹的是基于VHDL硬件描述語言實(shí)現(xiàn)CPSK調(diào)制的程序及仿真。
2021-01-19 14:34:1511 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MASK調(diào)制的程序與仿真。
2021-01-19 14:34:1713 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MFSK調(diào)制的程序與仿真。
2021-01-19 14:34:194 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用VHDL硬件描述語言實(shí)現(xiàn)基帶信號的MPSK調(diào)制。
2021-01-19 14:34:212 本文檔的主要內(nèi)容詳細(xì)介紹的是使用VHDL硬件描述語言實(shí)現(xiàn)基帶碼發(fā)生器的程序設(shè)計與仿真免費(fèi)下載。
2021-01-20 13:44:1611 介紹并用VHDL語言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計了一種具有針對性的簡潔的維特比譯碼器結(jié)構(gòu)，
2021-05-12 15:22:412112 
CRC校驗(yàn)算法原理及c語言實(shí)現(xiàn)
2021-11-30 10:04:078 累加校驗(yàn)和C語言實(shí)現(xiàn)
2021-11-29 18:06:1110 第一個商業(yè)化的可編程邏輯器件（Programmable Logic Device，PLD），是由Monolithic內(nèi)存公司推出的可編程陣列邏輯（Programmable Array Logic
2022-08-16 11:36:391589 通常可以用原理圖或硬件描述語言來設(shè)計EPLD器件的邏輯功能。原理圖描述非常直觀，直接用電路器件來描述電路功能，缺點(diǎn)是不夠簡潔。常用的硬件描述語言有Verilog、VHDL語言等。硬件描述語言可以精確地實(shí)現(xiàn)電路的邏輯功能
2022-08-18 11:04:161148 電可編程邏輯器件（Electrically Programmable Logic Device,EPLD）是指采用電信號的可擦可編程邏輯器件。
2022-08-22 18:12:37935 這里我想主要介紹下在C語言中是如何實(shí)現(xiàn)的面向?qū)ο蟆Ｖ懒薈語言實(shí)現(xiàn)面向?qū)ο蟮姆绞剑覀冊俾?lián)想下，C++中的class的運(yùn)行原理是什么？
2022-10-12 09:12:271578 可編程邏輯器件 (Programmable Loeie Device,PLD）是一種用戶編程實(shí)現(xiàn)某種邏輯功能的邏輯器件，主要由可編程的與陣列、或陣列、門陣列等組成，可通過編程來實(shí)現(xiàn)一定的邏輯功能。
2023-06-06 15:37:45405 
電子發(fā)燒友網(wǎng)站提供《基于VHDL語言實(shí)現(xiàn)遠(yuǎn)程防盜報警設(shè)計.pdf》資料免費(fèi)下載
2023-11-08 14:33:110
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論