由于探測器本身固有的特性和惡劣外界環(huán)境成像條件，紅外熱圖像普遍存在目標(biāo)與背景對比度較差、圖像邊緣模糊、噪聲較大等缺點(diǎn)。對成像質(zhì)量差的紅外圖像進(jìn)行增強(qiáng)并進(jìn)一步進(jìn)行目標(biāo)識別是紅外熱像應(yīng)用領(lǐng)域的客觀需要。因此成像系統(tǒng)中必須要完成圖像的非均勻校正、降噪增強(qiáng)等處理算法，這就要求系統(tǒng)具有高速和大數(shù)據(jù)量的處理能力。

針對現(xiàn)在常用的多種類型紅外焦平面陣列，綜合系統(tǒng)成本和性能兩方面的考慮，設(shè)計出了一種基于數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列器件（FPGA）的通用紅外焦平面成像系統(tǒng)。系統(tǒng)通過FPGA把用戶程序轉(zhuǎn)換為數(shù)字電路的邏輯控制，實(shí)現(xiàn)了軟件和硬件很好地融合圓。通過向DSP的I／O空間寫不同控制字，可實(shí)現(xiàn)對不同的IRFPA進(jìn)行數(shù)據(jù)采集，從而使系統(tǒng)具有較好的通用性和靈活性。

1系統(tǒng)的硬件結(jié)構(gòu)及實(shí)現(xiàn)原理

一個完整的圖像采集系統(tǒng)不但要具備圖像信號的采集功能，還要求能對圖像進(jìn)行存儲、顯示和處理。同時，系統(tǒng)還必須滿足通用性和可擴(kuò)展性的要求。因此系統(tǒng)采用聞亭公司的DSP2621PA數(shù)字信號處理板和PC機(jī)構(gòu)成了通用紅外圖像采集系統(tǒng)。DSP2621PA高速信號處理板以TI公司的TMS320C6201型DSP及在線可編程的FPGA為核心，還配置了高速大容量的同步存儲器、雙路A仍等器件，可以方便用戶進(jìn)行二次開發(fā)。系統(tǒng)的硬件功能框圖如圖1所示，DSP芯片作為數(shù)據(jù)核心處理單元，F(xiàn)PGA作為系統(tǒng)數(shù)據(jù)采集的控制部分。

系統(tǒng)的實(shí)現(xiàn)原理：由IRFPA輸出的成像模擬信號首先經(jīng)外圍預(yù)處理電路進(jìn)行濾波并調(diào)整成模數(shù)轉(zhuǎn)換器（ADC）所需要的電平，然后在FPGA的控制下經(jīng)高速A／D轉(zhuǎn)換為數(shù)字圖像信號，并將采集到的圖像數(shù)據(jù)存放到雙口RAM中。當(dāng)AD轉(zhuǎn)換數(shù)據(jù)寫滿雙口RAM時，F(xiàn)PGA向DSP發(fā)出一個中斷信號，DSP響應(yīng)中斷后，通過DMA方式傳送到DSP片內(nèi)存儲器或外存儲器（SBSRAM、SDRAM）中。如此循環(huán)，直至采滿一幀圖像。采完一幀圖像后，DSP執(zhí)行圖像非均勻校正算法及圖像處理算法，并將處理后數(shù)據(jù)送入顯示設(shè)備進(jìn)行圖像顯示。

2系統(tǒng)的邏輯控制設(shè)計

由于目前國內(nèi)外所用的紅外焦平面輸出信號不通用，不同紅外焦平面陣列芯片的數(shù)據(jù)采集控制部分的控制電路一般也不一致。為提高系統(tǒng)的通用性，本系統(tǒng)采用Xilinx公司的FPGA器件XCS20/30XL實(shí)現(xiàn)邏輯控制。

FPGA在系統(tǒng)邏輯控制中主要有如下幾個功能：實(shí)現(xiàn)系統(tǒng)的啟動與停止；實(shí)現(xiàn)數(shù)據(jù)采集，并把AD轉(zhuǎn)換后的數(shù)據(jù)送到DSP的存儲器中；實(shí)現(xiàn)與存儲器的接口。系統(tǒng)的邏輯控制電路如圖2所示。

2．1系統(tǒng)的啟動與停止電路

在系統(tǒng)中通過向DSP的I／O空間寫控制字的指令來實(shí)現(xiàn)對采集系統(tǒng)啟動與停止控制。控制電路如圖3所示。當(dāng)向DSP的I/O口寫的控制字的DO位為‘1’時，ENA=‘1’，從而使能系統(tǒng)中的功能邏輯電路，并使AD轉(zhuǎn)換器開始工作。類似地，D0=‘0’時，ENA=‘0’，系統(tǒng)中功能邏輯單元被復(fù)位，AD轉(zhuǎn)換器的啟動信號ADST被置‘0’，AD轉(zhuǎn)換停止，系統(tǒng)停止工作。

2．2數(shù)據(jù)采集部分

該部分主要由像元計數(shù)電路、行計數(shù)電路、存儲器地址產(chǎn)生及存儲器接口電路組成，這些電路由計數(shù)器、邏輯門、

D觸發(fā)器、多路復(fù)用器等組成。像元計數(shù)電路主要產(chǎn)生AD轉(zhuǎn)換所需要的啟動信號并對圖像每一行的像元計數(shù)，當(dāng)采完

圖像一行像元時，電路重新開始計數(shù)，直至采完一幅圖像。如圖4所示。行計數(shù)電路主要作用是對圖像進(jìn)行行計數(shù)并產(chǎn)

生采集完一幀數(shù)據(jù)后的中斷信號，其電路設(shè)計和點(diǎn)計數(shù)電路類似。

為了能實(shí)現(xiàn)對不同的N×M元紅外焦平面圖像進(jìn)行采集，在像元計數(shù)、行計數(shù)電路中均采用了八位計數(shù)器和四路復(fù)用器組合的設(shè)計方法。圖4中，多路復(fù)用器的控制端sl和s2分別和DSP數(shù)據(jù)總路線的的d1和d2位相連，當(dāng)S0=0，sl=0時，電路計數(shù)64個elk，一行就采集“個像元。同理行計數(shù)電路計數(shù)64行，這樣就能完成64x 64像元的圖像采集。類似地，當(dāng)S0=0，sl=l時，系統(tǒng)采集的是128×128圖像；當(dāng)s0=l，sl=0時，系統(tǒng)實(shí)現(xiàn)256×256的圖像采集。這樣在啟動DSP時，通過向DSP的的空間寫不同控制字就可以方便地采集不同類型的圖像，而不需要改變CPLD中的邏輯設(shè)計，因而系統(tǒng)的靈活性和通用性比較高。

2．3存儲器接口電路

該部分主要的功能是產(chǎn)生存儲器的讀寫及片選信號，產(chǎn)生存儲器的地址。電路設(shè)計比較簡單，就不再敘述了。

3 系統(tǒng)的軟件設(shè)計

系統(tǒng)的軟件主要包括DSP主程序、中斷服務(wù)子程序、數(shù)據(jù)顯示以及FPGA邏輯控制中的VHDL語言的編程（主要是計數(shù)器）。FPGA發(fā)出的中斷與DSP的外部中斷INT7相連，．用于實(shí)現(xiàn)DSP的中斷取數(shù)。當(dāng)外部中斷信號來到時，DSP響應(yīng)中斷，執(zhí)行中斷服務(wù)程序，完成圖像的采集。

為了盡可能地提高系統(tǒng)的通用性，結(jié)合系統(tǒng)的邏輯設(shè)計，在DSP程序設(shè)計中通過選擇不同的控制字，便可實(shí)現(xiàn)對不同圖像的采集，程序設(shè)計采用C語言和匯編語言混合編程的方法，DSP主程序主要作用是：系統(tǒng)初始化；AD轉(zhuǎn)換器的啟動與停止的控制；等待中斷的產(chǎn)生。中斷服務(wù)子程序的主要作用是響應(yīng)中斷并實(shí)現(xiàn)數(shù)據(jù)搬移。DSP主程序及中斷響應(yīng)服務(wù)程序如下（讀取一幀圖像）：

4 實(shí)驗(yàn)結(jié)果及結(jié)論

系統(tǒng)設(shè)計成功后：分別使用不同面陣的圖像傳感器進(jìn)行實(shí)驗(yàn)，在不改變硬件設(shè)計的情況下，均獲得了較為清晰的圖像。

圖5是采集到的256X256的紅外圖像。

通過實(shí)驗(yàn)表明，該系統(tǒng)設(shè)計靈活，通用性較強(qiáng)，實(shí)驗(yàn)結(jié)果較為滿意。