分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路,根據(jù)不同設(shè)計(jì)的需要,我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有時(shí)要求等占空比,有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有
2010-09-03 17:04:202442 RAM Bits 327,680Maximum Macrocells2,560Maximum I/O Pins 716圖1 EP20K 系列的等效門數(shù)下面以EP20K1000E 為例詳細(xì)說(shuō)明FPGA
2012-03-01 10:08:53
在FPGA中,我們?cè)趺?b class="flag-6" style="color: red">實(shí)現(xiàn)除法操作?最簡(jiǎn)單的方法當(dāng)然是調(diào)IP Core。在Divider Generator的IP Core中,我們可以選擇有/無(wú)符號(hào)數(shù)進(jìn)行除法,還可以選擇除法的延遲。當(dāng)然,延遲越小
2020-12-24 16:06:22
FPGA數(shù)字信號(hào)處理實(shí)現(xiàn)原理及方法
2012-08-19 13:37:35
本文采用FPGA和ARM結(jié)合設(shè)計(jì),很好地完成了多通道高精度的數(shù)據(jù)采集與處理,并且還詳細(xì)介紹了FPGA邏輯的設(shè)計(jì)方法。
2021-05-06 06:21:48
ROHM開發(fā)出以2MHz開關(guān)頻率實(shí)現(xiàn)業(yè)界最高降壓比的DC/DC轉(zhuǎn)換器IC“BD9V100MUF-C”,并已于2017年6月開始出售樣品,于2017年12月投入量產(chǎn)。從2016年的CEATEC起
2018-12-05 10:04:10
ROHM開發(fā)出以2MHz開關(guān)頻率實(shí)現(xiàn)業(yè)界最高降壓比的DC/DC轉(zhuǎn)換器IC“BD9V100MUF-C”,并已于2017年6月開始出售樣品,于2017年12月投入量產(chǎn)。從2016年的CEATEC起
2018-12-04 10:22:26
制化FPGA原型板驗(yàn)證效率的創(chuàng)新方法,自動(dòng)化現(xiàn)有的電路仿真(in-circuit emulation)偵錯(cuò)功能,并提供更高的FPGA能見度。這個(gè)以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái)對(duì)工研院而言是前景看好
2011-07-24 09:47:50
,FPGA又是單片機(jī)和DSP的超集。也就是說(shuō),單片機(jī)和DSP能實(shí)現(xiàn)的功能,FPGA一般都能實(shí)現(xiàn)。在SoC設(shè)計(jì)中,基于FPGA器件設(shè)計(jì)工藝的發(fā)展使得越來(lái)越多的功能集成到一個(gè)芯片成為可能。為實(shí)現(xiàn)這一目標(biāo),有一種
2019-05-05 08:30:00
以FPGA為橋梁的FIFO設(shè)計(jì)方案是什么?以FPGA為橋梁的FIFO有哪些應(yīng)用?
2021-04-29 07:05:18
以DAC為例,介紹AMS-Design數(shù)模混合電路仿真的方法是什么?混合電路仿真有哪幾種方法?分別是什么?SpectreVerilog仿真器和AMS-Design仿真器有
2021-06-22 07:00:26
本帖最后由 eehome 于 2013-1-5 09:47 編輯
周立功EASYFPGA原理圖周立功大師經(jīng)典力作,FPGA原理圖。歡迎大家下載學(xué)習(xí)周立功大師EASY FPGA原理圖
2012-03-16 11:02:04
咨詢一個(gè)問(wèn)題:CH34X系列USB轉(zhuǎn)串口芯片的波特率分頻方式只有整數(shù)分頻?還是有小數(shù)分頻?例如CP210x芯片的波特率生成只有整數(shù)分頻,為48 MHz/(2 × Prescale × n),生成
2022-07-07 07:09:19
TMS320F28335 與TMS320F2812上電順序詳細(xì)剖析
2016-07-01 16:56:32
附件為使用FPGA實(shí)現(xiàn)兩路CAN接口進(jìn)行回環(huán)通信的工程文件。包含詳細(xì)的工程使用說(shuō)明文檔。在小梅哥的Starter FPGA開發(fā)板上驗(yàn)證通過(guò),CAN通信使用開源的OC_CAN IP和VP230收發(fā)器實(shí)現(xiàn),上層應(yīng)用使用NIOS II實(shí)現(xiàn),使用非常方便。
2017-09-22 22:42:14
FPGA實(shí)現(xiàn)接口協(xié)議,完成接口數(shù)據(jù)的截獲、處理(在本文中主要是數(shù)據(jù)加密)和轉(zhuǎn)發(fā),支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點(diǎn)介紹用FPGA實(shí)現(xiàn)接口協(xié)議的方法。1 IDE接口協(xié)議簡(jiǎn)介1.1
2019-04-18 07:00:10
帶通濾波器為例,較為詳細(xì)地介紹了其設(shè)計(jì)和實(shí)現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截止頻率分別為150Hz和30Hz.
2019-07-08 07:18:25
【摘要】:介紹了基于FPGA的任意分頻系數(shù)的分頻器的設(shè)計(jì),該分頻器能實(shí)現(xiàn)分頻系數(shù)和占空比均可以調(diào)節(jié)的3類分頻:整數(shù)分頻、小數(shù)分頻和分數(shù)分頻。所有分頻均通過(guò)VHDL語(yǔ)言進(jìn)行了編譯并且給出了仿真圖。本
2010-04-26 16:09:01
雙模前置小數(shù)分頻原理是什么?如何對(duì)小數(shù)分頻器進(jìn)行仿真測(cè)試?
2021-04-29 07:29:41
小數(shù)分頻器整數(shù)邊界雜散問(wèn)題的提出小數(shù)分頻器整數(shù)邊界雜散的優(yōu)化設(shè)計(jì)
2021-04-19 08:32:15
FUT/FREF看起來(lái)是一個(gè)有理數(shù),PLL配置為整數(shù)-N模式以獲得最佳抖動(dòng)性能(FS0)。有人知道是否有一種方法來(lái)禁用這個(gè)默認(rèn)函數(shù)&仍然在分?jǐn)?shù)模式,而不是整數(shù)模式的程序部分? 以上
2018-10-01 15:22:06
如何將ip地址轉(zhuǎn)成整數(shù)?ip地址的整數(shù)類型轉(zhuǎn)成ip地址怎么實(shí)現(xiàn)?
2021-11-22 06:36:05
要設(shè)計(jì)小數(shù)分頻PLL,基本架構(gòu)已經(jīng)確定:使用基于MASH111的DSM,雙模預(yù)分頻器+PScounter實(shí)現(xiàn)。現(xiàn)在遇到的問(wèn)題是,不知道怎么把小數(shù)分頻控制字經(jīng)過(guò)DSM后的輸出與整數(shù)分頻控制字結(jié)合起來(lái)去控制(雙模分頻器+PScounter)可編程分頻器此前沒(méi)做過(guò)小數(shù)分頻PLL,求助大佬們點(diǎn)撥一二
2021-06-24 07:20:38
什么是電子齒輪比與分周比?分周比的結(jié)構(gòu)是怎樣構(gòu)成的?
2021-04-29 06:11:55
求大神詳細(xì)剖析GM的VOLT車
2021-05-18 06:14:30
本文以ADF 4153型小數(shù)分頻頻率合成器為例,給出了容易實(shí)現(xiàn)的三階環(huán)路濾波器的設(shè)計(jì)方法,能夠滿足芯片實(shí)際測(cè)試的需要。
2021-04-30 06:55:25
使用VHDL語(yǔ)言怎樣實(shí)現(xiàn)數(shù)控半整數(shù)分頻器,就當(dāng)輸入為3時(shí),就實(shí)現(xiàn)3.5分頻,當(dāng)輸入為4時(shí),就實(shí)現(xiàn)4.5分頻,同時(shí)要求占空比為50%。
2014-12-02 18:28:57
電子滅蚊燈電路剖析及使用方法
2021-04-23 07:18:57
服務(wù)函數(shù)剖析上一篇講到while循環(huán)會(huì)一直查詢十六個(gè)標(biāo)志位是否滿足要求,一旦其中某個(gè)標(biāo)志位為1時(shí),程序?qū)?huì)執(zhí)行相應(yīng)的服務(wù)函數(shù),而執(zhí)行服務(wù)函數(shù)是通過(guò)函數(shù)指針(service_table[ _R1
2022-02-16 06:56:18
成像技術(shù)中采集信號(hào)的周期是由發(fā)送信號(hào)的周期決定, 而對(duì)于其他復(fù)雜周期信號(hào)的周期獲得可以通過(guò)所采用的方法獲得。等效時(shí)間采樣技術(shù)的原理作用及采用FPGA器件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)圖2 系統(tǒng)方案框圖2.2 等效時(shí)間
2020-10-21 16:43:20
引言傳統(tǒng)以PC為中心的互聯(lián)網(wǎng)應(yīng)用現(xiàn)已開始轉(zhuǎn)向以嵌入式設(shè)備為中心。據(jù)網(wǎng)絡(luò)專家預(yù)測(cè),將來(lái)在互聯(lián)網(wǎng)上傳輸?shù)男畔⒅校?0%來(lái)自小型嵌入式系統(tǒng),因此,對(duì)嵌入式系統(tǒng)接入因特網(wǎng)的研究是有必要的。目前有兩種方法
2019-04-30 07:00:16
最近在學(xué)習(xí)周立功CAN的上位機(jī)編程,在網(wǎng)上下載了一份接口函數(shù)庫(kù)的詳細(xì)說(shuō)明,比論壇上那份說(shuō)明要詳細(xì)些,新手可以下載下來(lái)看看。
2017-03-02 19:34:27
在復(fù)雜數(shù)字邏輯電路設(shè)計(jì)中,經(jīng)常會(huì)用到多個(gè)不同的時(shí)鐘信號(hào)。介紹一種通用的分頻器,可實(shí)現(xiàn)2~256 之間的任意奇數(shù)、偶數(shù)、半整數(shù)分頻。首先簡(jiǎn)要介紹了FPGA 器件的特點(diǎn)和應(yīng)用范
2009-11-01 14:39:1978 波形發(fā)生器是信號(hào)處理領(lǐng)域中必不可少的設(shè)備。這里,介紹了基于FPGA 的模擬電路中階梯波、階梯波等常用漸變信號(hào)的波形實(shí)現(xiàn)方法,并詳細(xì)地闡述了其相應(yīng)硬件電路的工作原理
2009-12-19 16:17:3040 NandFlash控制器的FPGA實(shí)現(xiàn)方法技巧與程序案例分享。
2017-09-21 09:40:0078 基于FPGA 的等占空比任意整數(shù)分頻器的設(shè)計(jì)
給出了一種基于FPGA 的等占空比任意整數(shù)分頻電路的設(shè)計(jì)方法。首先簡(jiǎn)要介紹了FPGA 器件的特點(diǎn)和應(yīng)用范圍, 接著討論了一
2010-02-22 14:22:3239 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5和1.5的分頻器的設(shè)計(jì)為例,介紹了在MaxPlusII開發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)
2010-07-17 17:55:5736 摘要:簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例,介紹了在MAX+plus II開發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸
2006-03-13 19:36:44869 摘 要: 本文通過(guò)在QuartursⅡ開發(fā)平臺(tái)下,一種能夠實(shí)現(xiàn)等占空比、非等占空比整數(shù)分頻及半整數(shù)分頻的通用分頻器的FPGA設(shè)計(jì)與實(shí)現(xiàn),介紹了利用VHDL硬件描
2009-06-20 12:43:07562 摘要:簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例,介紹了在MAX+plus II開發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸
2009-06-20 12:45:00627 整數(shù)的表示方法
整數(shù)表示的數(shù)據(jù)的最小單位為1,可認(rèn)為它是小數(shù)點(diǎn)定在數(shù)值最低位右面的一種數(shù)據(jù)。
2009-10-13 17:12:563871 整數(shù)的編碼方法
與定點(diǎn)小數(shù)的三種編碼方法類似,整數(shù)也可以用原碼、補(bǔ)碼和反碼三種不同的編碼方法表示。區(qū)別主要表現(xiàn)在:
2009-10-13 17:19:265234 利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種,但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問(wèn)題,提出一種改進(jìn)型方法來(lái)實(shí)現(xiàn)時(shí)分多址。通過(guò)使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問(wèn)存儲(chǔ)器(雙口RAM),利用同一塊RAM采用兩套時(shí)鐘線,地址線和數(shù)據(jù)線,例化雙口RAM的
2011-01-15 15:41:2629 給出了一種小數(shù)分頻技術(shù)的實(shí)現(xiàn)方法, 并在實(shí)驗(yàn)的基礎(chǔ)上進(jìn)一步證實(shí)了小數(shù)分頻的可行性該法通過(guò)微機(jī)控制,
2011-02-22 14:58:5445 將PCIE與PCI、K1.X等總線技術(shù)進(jìn)行比較,分析它的技術(shù)特性和優(yōu)勢(shì),剖析數(shù)據(jù)包在各層中的流動(dòng)過(guò)程。/并且詳細(xì)闡述基于FPGA的兩種盯行性實(shí)現(xiàn)方案,即采用第三方PHY接口器件和低成本
2011-08-31 17:42:49154 提出了一種基于FPGA的小數(shù)分頻實(shí)現(xiàn)方法,介紹了現(xiàn)有分頻方法的局限性,提出一種新的基于兩級(jí)計(jì)數(shù)器的分頻實(shí)現(xiàn)方法,給出了該設(shè)計(jì)方法的設(shè)計(jì)原理以及實(shí)現(xiàn)框圖
2011-11-09 09:36:22121 給出了一種基于FPGA的分頻電路的設(shè)計(jì)方法.根據(jù)FPGA器件的特點(diǎn)和應(yīng)用范圍,提出了基于Verilog的分頻方法.該方法時(shí)于在FPGA硬件平臺(tái)上設(shè)計(jì)常用的任意偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻
2011-11-09 09:49:33355 介紹了一種基于FPGA的雙模前置小數(shù)分頻器的分頻原理及電路設(shè)計(jì),并用VHDL編程實(shí)現(xiàn)分頻器的仿真.
2011-11-29 16:43:0648 全新賽靈思(Xilinx)FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列,Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前,先看看三個(gè)子系列芯片的介紹表,如下表1所示: 表
2012-08-08 15:04:04395 LMX2531 系列產(chǎn)品被廣泛應(yīng)用于無(wú)線通訊基站系統(tǒng),相比較整數(shù)分頻,采用小數(shù)分頻可以獲得更好的相位噪聲性能,但是小數(shù)分頻會(huì)導(dǎo)致雜散問(wèn)題,特別是整數(shù)邊界雜散尤為突出。本文介紹一種在盡可能保證相位噪聲性能的基礎(chǔ)上,改善整數(shù)邊界雜散達(dá)10dB。
2013-04-27 15:51:042619 用 Verilog實(shí)現(xiàn)基于FPGA 的通用分頻器的設(shè)計(jì)時(shí)鐘分頻包括奇數(shù)和偶數(shù)分頻
2016-07-14 11:32:4745 華清遠(yuǎn)見FPGA代碼-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)
2016-10-27 18:07:548 基于HEVC整數(shù)DST的VLSI設(shè)計(jì)與實(shí)現(xiàn)_杜高明
2017-01-03 17:41:320 非整數(shù)倍路徑時(shí)延下的OMP信道估計(jì)方法_王東梅
2017-01-07 16:00:430 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:1936 本文詳細(xì)介紹了完整數(shù)據(jù)采集系統(tǒng)的硬件的構(gòu)建方法。
2017-11-15 14:35:3420 本文詳細(xì)介紹了用4200A-SCS參數(shù)分析儀采用升溫速率法實(shí)現(xiàn)準(zhǔn)靜態(tài)C-V測(cè)量。
2017-11-15 15:25:2910 的使用,同時(shí)以整數(shù)數(shù)據(jù)處理方式實(shí)現(xiàn)了向?qū)V波器中方差和變換系數(shù)的計(jì)算,并且通過(guò)參數(shù)調(diào)整,可以方便地實(shí)現(xiàn)不同大小圖像的不同尺寸窗口的向?qū)V波。在Altera公司Cyclone系列FPGA芯片上進(jìn)行了綜合,實(shí)驗(yàn)結(jié)果表明,向?qū)V波整數(shù)FPGA結(jié)構(gòu)的處理結(jié)果與
2017-11-22 15:43:1212 電動(dòng)機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的精確位置控制,轉(zhuǎn)子的位置必須能夠被精確的檢測(cè)出來(lái)。光電編碼器是目前最常用的檢測(cè)器件。光電編碼器分為增量式、絕對(duì)式和混合式。其中,增量式以其構(gòu)造簡(jiǎn)單
2017-11-23 10:05:01983 三分頻,五分頻,七分頻等等奇數(shù)類分頻,那究竟怎么辦呢?在這里,讓我介紹一個(gè)可以實(shí)現(xiàn)任意整數(shù)分頻的方法,這個(gè)辦法也是同樣利用了計(jì)數(shù)器來(lái)計(jì)算,當(dāng)是跟偶數(shù)分頻不一樣的地方是任意整數(shù)分頻利用了兩個(gè)計(jì)數(shù)器來(lái)實(shí)現(xiàn)。 設(shè)計(jì)原理 : 本
2018-06-13 11:21:4812390 建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái),包括模擬前端、基于FPGA的OFDM調(diào)制器和OFDM 解調(diào)器。重點(diǎn)給出了OFDM調(diào)制解調(diào)器的實(shí)現(xiàn)構(gòu)架,對(duì)FPGA實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的描述,介紹了系統(tǒng)調(diào)試方法,并對(duì)系統(tǒng)進(jìn)行了性能評(píng)價(jià)。
2018-12-13 16:45:5122 分頻器主要分為偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻和小數(shù)分頻,如果在設(shè)計(jì)過(guò)程中采用參數(shù)化設(shè)計(jì),就可以隨時(shí)改變參量以得到不同的分頻需要。
2019-02-01 01:28:0015719 本文檔詳細(xì)介紹的是FPGA良好設(shè)計(jì)方法及誤區(qū)的詳細(xì)資料說(shuō)明主要內(nèi)容包括了:1.FPGA的適用領(lǐng)域及選型,2.FPGA系統(tǒng)設(shè)計(jì)典型流程,3.FPGA邏輯設(shè)計(jì)良好設(shè)計(jì)方法一引入,4.FPGA的設(shè)計(jì)方法,5.FPGA系統(tǒng)設(shè)計(jì)中的誤區(qū)
2019-02-26 11:03:1613 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA設(shè)計(jì)的思路和方法初探詳細(xì)資料免費(fèi)下載。
2019-02-26 14:09:4010 針對(duì)高速運(yùn)動(dòng)平臺(tái)彈速補(bǔ)償?shù)膶?shí)時(shí)性要求,在基于距離徙動(dòng)校正(Range Cell Migration Compensation,RCMC) 的思想上提出了一種彈速補(bǔ)償?shù)?b class="flag-6" style="color: red">FPGA實(shí)現(xiàn)方法。將距離徙動(dòng)校正
2019-03-30 09:56:142287 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之FPGA在視頻處理領(lǐng)域的應(yīng)用詳細(xì)資料說(shuō)明包括了:1.介紹視頻處理領(lǐng)域FPGA的主要應(yīng)用場(chǎng)合,2.視頻處理領(lǐng)域常用的IP模塊,3.FPGA + DSP的系統(tǒng)設(shè)計(jì)方法
2019-04-04 17:18:3839 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之FPGA系統(tǒng)設(shè)計(jì)的主要思路和方法初探資料說(shuō)明包括了:1.FPGA的適用領(lǐng)域及選型FPGA系統(tǒng)設(shè)計(jì)典型流程,2.FPGA邏輯設(shè)計(jì)方法 弓|入ASIC的設(shè)計(jì)方法,3.FPGA設(shè)計(jì)的常用技巧,4.FPGA系統(tǒng)設(shè)計(jì)中的對(duì)與錯(cuò)
2019-04-04 17:19:5853 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之FPGA系統(tǒng)設(shè)計(jì)與應(yīng)用的詳細(xì)資料說(shuō)明包括了:1.Altera的FPGA體系結(jié)構(gòu)簡(jiǎn)介,2.Altera的FPGA選型策略,3.嵌入式邏輯分析工具SignalTAPII的使用4.基于CPLD的FPGA配置方法
2019-04-04 17:47:0360 本文檔的詳細(xì)介紹的是FPGA設(shè)計(jì)有哪些良好的設(shè)計(jì)方法及誤區(qū)內(nèi)容包括了:1.FPGA的適用領(lǐng)域及選型,2.FPGA系統(tǒng)設(shè)計(jì)典型流程,3.FPGA邏輯設(shè)計(jì)良好設(shè)計(jì)方法一引入ASIC的設(shè)計(jì)方法,4.FPGA設(shè)計(jì)的常用技巧,5.FPGA系統(tǒng)設(shè)計(jì)中的誤區(qū)
2019-04-18 17:30:0423 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)三輸入的多數(shù)判決器的實(shí)驗(yàn)詳細(xì)資料說(shuō)明。
2019-04-28 08:00:002 分支定界法是一種求解離散最優(yōu)化問(wèn)題的計(jì)算分析方法。它是由Land Doig和Dakin等人在20世紀(jì)60年代初提出的。分支定界法可求純整數(shù)或混合整數(shù)線性規(guī)劃問(wèn)題,求解方法由分支和定界組成。“分支
2019-06-03 08:00:004 分頻器是一種基本電路,通常用來(lái)對(duì)某個(gè)給定頻率進(jìn)行分頻,得到所需的頻率。整數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單,可采用標(biāo)準(zhǔn)的計(jì)數(shù)器,也可以采用可編邏輯器件設(shè)計(jì)實(shí)現(xiàn)。但在某些場(chǎng)合下,時(shí)鐘源與所需的頻率不成整數(shù)倍關(guān)系,此時(shí)可采用小數(shù)分頻器進(jìn)行分頻。
2019-11-20 07:05:006652 論文分析了雙模前置小數(shù)分頻器的分頻原理和電路實(shí)現(xiàn)。結(jié)合脈沖刪除技術(shù),提出了一種適于硬件電路實(shí)現(xiàn)的任意小數(shù)分頻的設(shè)計(jì)方案 ,用 VerilogHDL語(yǔ) 言編程 ,在 QuartusII下對(duì) 此方案進(jìn) 行 了仿 真 ,并用 Cyclone 系 列 的 EP1C12Q240C8芯 片來(lái) 實(shí) 現(xiàn) 。
2019-08-02 08:00:005 本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA實(shí)現(xiàn)LED實(shí)驗(yàn)的詳細(xì)資料說(shuō)明。
2019-12-11 16:23:009 在數(shù)字系統(tǒng)設(shè)計(jì)中,根據(jù)不同的設(shè)計(jì)需要,經(jīng)常會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等,有的還要求等占空比。在基于cpld(復(fù)雜可編程邏輯器件)的數(shù)字系統(tǒng)設(shè)計(jì)中,很容易實(shí)現(xiàn)由計(jì)數(shù)器或其級(jí)聯(lián)構(gòu)成各種形式的偶數(shù)分頻及非等占空比的奇數(shù)分頻,但對(duì)等占空比的奇數(shù)分頻及半整數(shù)分頻的實(shí)現(xiàn)較為困難。
2020-06-26 09:36:00825 本文檔的主要內(nèi)容詳細(xì)介紹的是三種16位整數(shù)運(yùn)算器的ALU設(shè)計(jì)方法工程文件免費(fèi)下載。
2020-09-16 17:12:2325 為了滿足整數(shù)小波變換實(shí)時(shí)應(yīng)用的需要,研究了整數(shù)小波變換的FPGA實(shí)現(xiàn)問(wèn)題。相對(duì)于DSP等傳統(tǒng)實(shí)現(xiàn)方式,用FPGA實(shí)現(xiàn)整數(shù)小波變換具有處理速度快,可重新配置硬件,易于修改移植等優(yōu)點(diǎn)。論文首先描述了二維
2021-02-01 11:53:339 基于小波變換的濾波方法應(yīng)用于紅外圖像處理中可以在降低噪聲的同時(shí)提升圖像細(xì)節(jié),有效改善圖像畫質(zhì)。介紹了一種采用FPGA的小波圖像處理方法及其硬件處理架構(gòu)。通過(guò)合理有效地進(jìn)行算法硬件設(shè)計(jì),在單片FPGA芯片上實(shí)現(xiàn)了圖像的實(shí)時(shí)處理,有利于紅外機(jī)芯的小型化。
2021-02-01 14:54:005 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5和1.5的分頻器的設(shè)計(jì)為例,介紹了在MaxPlusII開發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便、便于系統(tǒng)升級(jí)的特點(diǎn)。
2021-03-16 09:45:5310 簡(jiǎn)要介紹了 CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為2.5和15的分頻器的設(shè)計(jì)為例,介紹了在 Maxplusll開發(fā)軟件下,利用ⅤHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便、便于系統(tǒng)升級(jí)的特點(diǎn)。
2021-03-22 16:52:155 整數(shù)上的離散高斯取樣是格密碼體制實(shí)現(xiàn)的基本操作,也是決定安全性的重要因素,但可能受到計(jì)時(shí)攻擊從而造成秘密信息的泄漏。為此,在 Knuth-Yao算法的基礎(chǔ)上,提出一種整數(shù)上離散高斯取樣的常數(shù)時(shí)間實(shí)現(xiàn)
2021-03-24 16:30:136 簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍,并以分頻比為25和15的分頻器的設(shè)計(jì)為例,介紹了在 Maxplus開發(fā)軟件下,利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、實(shí)現(xiàn)方便、便于系統(tǒng)升級(jí)的特點(diǎn)。
2021-04-12 16:29:0511 基于FPGA的神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)方法說(shuō)明。
2021-06-01 09:35:1637 基于CPLD/FPGA的半整數(shù)分頻器設(shè)計(jì)方案
2021-06-17 09:37:0221 2.3 python整數(shù)與浮點(diǎn)數(shù) Python 支持的數(shù)字類型有三種:整數(shù)、浮點(diǎn)數(shù)和復(fù)數(shù)。 1. 整數(shù)(Int) 通常被稱為整型,是正或負(fù)整數(shù),不帶小數(shù)點(diǎn)。例如:1,100,-8080,0,等等
2022-02-18 09:09:531570 時(shí)序至關(guān)重要:改善分數(shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況
2022-11-04 09:50:311 所謂“分頻”,就是把輸入信號(hào)的頻率變成成倍數(shù)地低于輸入頻率的輸出信號(hào)。數(shù)字電路中的分頻器主要是分為兩種:整數(shù)分頻和小數(shù)分頻。其中整數(shù)分頻又分為偶分頻和奇分頻,首先從偶分頻開始吧,入門先從簡(jiǎn)單的開始!
2023-03-23 15:06:22948 前面分別介紹了偶數(shù)和奇數(shù)分頻(即整數(shù)分頻),接下來(lái)本文介紹小數(shù)分頻。
2023-03-23 15:08:04658 初學(xué) Verilog 時(shí)許多模塊都是通過(guò)計(jì)數(shù)與分頻完成設(shè)計(jì),例如 PWM 脈寬調(diào)制、頻率計(jì)等。而分頻邏輯往往通過(guò)計(jì)數(shù)邏輯完成。本節(jié)主要對(duì)偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻以及小數(shù)分頻進(jìn)行簡(jiǎn)單的總結(jié)。
2023-03-29 11:38:403108 是用于滿足設(shè)計(jì)的需求。 分頻:產(chǎn)生比板載時(shí)鐘小的時(shí)鐘。 倍頻:產(chǎn)生比板載時(shí)鐘大的時(shí)鐘。 二:分頻器的種類 對(duì)于分頻電路來(lái)說(shuō),可以分為整數(shù)分頻和小數(shù)分頻。 整數(shù)分頻:偶數(shù)分頻和奇數(shù)分頻。 小數(shù)分頻:半整數(shù)分頻和非半整數(shù)分頻。 三:分頻器的思想 采用計(jì)數(shù)器的思想實(shí)
2023-11-03 15:55:02471 鎖相環(huán)整數(shù)分頻和小數(shù)分頻的區(qū)別是什么? 鎖相環(huán)(PLL)是一種常用的電子電路,用于將輸入的時(shí)鐘信號(hào)與參考信號(hào)進(jìn)行同步,并生成輸出信號(hào)的一種技術(shù)。在PLL中,分頻器模塊起到關(guān)鍵作用,可以實(shí)現(xiàn)整數(shù)分
2024-01-31 15:24:48312
評(píng)論
查看更多