經過20多年的努力后，在工藝技術進步和市場需求的推動下，“大器晚成”的FPGA終于從外圍邏輯應用進入到信號處理系統核心。在多個應用場合擊敗ASIC后，現在FPGA廠商又開始將目光瞄向了一向是親密戰友的DSP陣營。

20億美元的新興高性能信號處理市場吸引了眾多供應商目光。

同屬可編程處理平臺，盡管FPGA和DSP芯片供應商表面上惺惺相惜，但面對20億美元的新興高性能信號處理市場，他們的暗戰已經開始。前者將DSP功能從高端FPGA平臺擴展到了低成本FPGA，并加強了相關開發工具，希望在復雜算法和大量并行處理中補充甚至完全替代DSP，從DSP應用中的配角變成主角；而后者則通過集成ASIC的DSP SoC和多核DSP提升處理能力，目的也是減少FPGA和ASIC的使用，捍衛DSP的主角地位。此外，一些初創公司也在開發并行陣列處理器，宣稱能在單芯片上以相對較低的時鐘頻率和功耗獲得“前所未有的DSP性能”。

FPGA渴望“修成正果”

盡管FPGA和DSP一樣擁有20多年的歷史，但和DSP早早成名相比，FPGA由于成本、功耗和性能限制，一直在系統外圍暗自發力，從最初用于膠合邏輯，到用于控制邏輯，再到用于數據通路，艱難地接近系統核心。傳統上，FPGA被用作DSP解決方案中所需要的系統邏輯、多路處理及合并，或是多I/O接口。

進入21世紀后，FPGA終于迎來了“修成正果”、與CPU、DSP并列于系統核心的最好機會：一方面，隨著90和65納米工藝的采用，FPGA在成本、功耗和性能上大幅改善，具備成為系統核心的條件；另一方面，三網合一（Tri-play）和融合時代來臨，要求復雜和大量并行處理，DSP在做并行處理時不如FPGA，這為具有強大并行處理能力的FPGA帶來了需求。

正是因為如此，從90納米開始，FPGA巨頭們就爭相推出面向DSP應用優化的高端FPGA平臺，并在65納米FPGA中進一步增強了DSP功能。例如，賽靈思面向DSP應用的XtremeDSP產品線包括高端的Virtex-4 SX和Virtex-5 SXT，不久前又推出了低成本Spartan-3A DSP系列，而Altera的Stratix II和Stratix III，以及65納米低成本Cyclone III系列同樣強調DSP應用。他們的高端FPGA平臺，瞄準的是高端通信和視頻應用，如無線基站和包括監控、廣播以及3D醫療圖像在內的高分辨率視頻應用；低端平臺則定位于大量對價格和功耗都很敏感的應用，包括微蜂窩基站、軍用移動軟件定義無線電、超聲系統、輔助駕駛/多媒體系統、高清視頻以及智能IP相機等——這些也都是傳統DSP芯片看重的新興應用。

吳曉東：在需要大量并行處理時，FPGA更優于傳統DSP。

賽靈思公司中國區運營總經理吳曉東強調說：“為什么會用FPGA做DSP應用呢？DSP表示的是數字信號處理，并不代表DSP芯片，實際上數字信號處理有很多不同實現方法，可以用DSP芯片，也可以是MCU，還可以是FPGA和ASIC作數字信號處理。事實上，由于FPGA是一個天生的并行處理結構，因此在進行復雜計算時性能遠遠超過傳統DSP芯片。”

賽靈思亞太區市場營銷董事鄭馨南表示，過去20年里算法復雜性快速提升是推動FPGA進入DSP應用的最重要市場動力。他以通信領域為例回顧DSP應用歷史說，20世紀70年代，DSP應用的驅動力為語音頻帶，性能需求的數量級為“KHz”，微處理器和MCU可以滿足需求；20世紀80、90年代，無線電為DSP應用驅動力，性能需求為“MHz”級，DSP獨領風騷；而進入21世紀，三網合一（Tri-play）要求非常復雜的處理，只有DSP+FPGA才能夠滿足需求。

吳曉東進一步解釋說，傳統DSP芯片是實時信號處理的最佳答案，但它畢竟是一個串行結構，進行復雜運算時可能來回循環幾百次，因此速度反而不是很快，單個DSP處理器很難滿足5GMACS以上性能需求；而FPGA是天生的并行處理結構，包含了幾百個MAC單元，因此性能遠遠高于傳統DSP芯片，例如我們的Virtex-5 SXT FPGA在550MHz下性能可達550MSPS；而主頻為1GHz的DSP性能只能達到8MSPS。他總結說：“由于FPGA可以彌補DSP芯片的不足，在信號處理系統中FPGA與DSP相得益彰。”他一再強調FPGA不是要與DSP直接競爭，“我們現在更多的還是互補的關系。”

他舉例說，以前視頻監控應用的通道數不多，對圖像質量和實時性等也要求不高，很少有人用FPGA；但是隨著監控由標清轉向高清，從單通道轉到八通道，從非實時轉到對實時的要求，外加人臉識別和運動估計等分析功能，普通DSP就很難實現，需要多片DSP來一起處理，成本十分昂貴。而用DSP+FPGA的方式則十分完美，可以大大節省成本。其中，FPGA用于加速實時視頻處理和壓縮，而DSP運行實時操作系統和第三方分析軟件。

對于另一個目前的大熱市場，3G和WiMAX基站，他則表示可利用FPGA的并行處理能力來設計數字上下變頻器，因為對于需要多載波的數字變頻器，并行的FPGA是最好地選擇；而DSP則適合于變頻后的符號率處理。

但是，DSP廠商絕不會只滿足于僅做后端的符號處理，比如TI早就推出針對數字上下變頻的產品。

另一邊，賽靈思實際上也并不滿足于協處理器的位置。在其代理商安富利前不久舉辦的“安富利與賽靈思技術研討會”上，安富利展示的一些視頻應用已完全將FPGA作為主芯片，并不是協處理器來使用。作為賽靈思最主要的方案推廣商，這也暗示了FPGA未來要走的路。

DSP陣營捍衛主角地位

對于來自戰友的挑戰，DSP廠商正在通過集成ASIC+DSP的SoC（系統級芯片）和多核DSP提升處理能力，目的也是減少FPGA和ASIC的使用，捍衛自己的主角地位。

鄭小龍：DSP SoC和多核DSP可以取代DSP+FPGA/ASIC方案。

對于FPGA作為協處理器的觀點，TI中國區通用DSP業務拓展經理鄭小龍也表示認同，他指出：“在需要高級別并行處理的情況下FPGA是一種選擇，也是FPGA最適合的場合。在高性能和多通道應用中采用DSP+FPGA往往更能勝任，而不是單獨采用其中某一種平臺。有了可編程DSP，大多系統控制、排序化處理、用戶功能化和信號處理可在DSP上運行。如果要加快并行處理，采用FPGA就理所當然。”

但鄭小龍同時指出，當某個應用中FPGA實現的并行加速處理達到一定市場規模而足以進行專用集成時，TI會將硬件加速器集成到DSP中去，這樣可以比外掛FPGA在獲得同樣性能的前提下價格和功耗保持在一個較低的水平。他解釋說：“雖然FPGA能提高信號處理鏈路的速度，但隨著技術成熟，這些功能可以以較低成本集成到DSP處理器中，比外加一個芯片效率更高。因此，對于那些特定應用，DSP將提供更優異的解決方案。

另外，TI還通過多核DSP提升性能。一個典型的例子就是，TI不久前針對WCDMA基站推出了高集成度的TCI6488，它采用3個1GHz DSP核，能夠在單芯片上支持宏基站所需的所有基帶功能，無需FPGA、ASIC及其它橋接器件。這是因為TCI6488中已經包含了WCDMA系統處理所需的專用協處理器，例如傳統DSP中沒有的Viterbi（VCP2）與Turbo（TCP2）協處理器——過去它們或采用FPGA/ASIC來實現，或要靠DSP核來解決，這就需要增加額外的DSP。TCI6488還具有典型DSP所沒有的多種外設，如新興的高速天線接口OBSAI/CPRI，而其它沒有這種接口的器件必須采用一個FPGA或ASIC管理協議轉換。此外，如果一個系統需要規模擴展到去支持更多的用戶，TCI6488還可以通過采用RapidIO接口或者外設去實現互連。鄭小龍總結說：“TCI6488是一個三核DSP，它具有很大的處理能力去支持多種多樣的基帶處理，無需ASIC/FPGA參與。”

他還強調說，單核DSP同樣可以取代DSP+FPGA/ASIC方案，只是單核DSP SOC只可以支持有限數量的用戶，而多核DSP則能夠支持更多用戶和更多功能。鄭小龍指出：“只要DPS具有恰當的外設、協處理器和處理速度（MIPS）去有效實現所需的功能，它就可以成為SoC。在一些情況下，處理需求受到現行技術的限制，就必須考慮多核，例如TCI6488具有總計3GHz性能來滿足指定需求，而單個的3GHz核在當今還不能實現，所以就要采用多核。”

其實，吳曉東也坦承FPGA和DSP雖然不是替代關系，但也存在一定的競爭關系，尤其是Spartan-3A DSP這種低成本FPGA開始覆蓋更廣闊的DSP應用（1-30 GMACS性能范圍），與DSP的競爭難免。他表示：“目前趨勢是一個往下走（FPGA），一個往上走（DSP），雙方都為了彌補性能上的鴻溝，都是為了更好滿足市場需求，最終的抉擇取決于客戶和應用。”吳曉東指出，很難為客戶選擇DSP還是FPGA劃定一個明顯的界限，目前看來5GMACS以下普通DSP容易實現，5GMACS以上可能就需要多片DSP去處理，這時候FPGA更有優勢。

而作為信號處理的傳統主導者，TI則認為未來DSP將繼續是用戶的首選。鄭小龍表示，高速數字信號實時處理是DSP和FPGA所共同面對的應用，兩者都屬于可編程處理平臺，但實現的方法卻大相徑庭，DSP采用軟件編程，而FPGA則借助硬件編程手段。當一個軟件可編程DSP被用于承擔任何一種處理負載時，它就可以成為優選的平臺，因為相比其它處理器，DSP可以在較低的成本下同時具有好的性能和功耗。他強調說：“通過在DSP平臺上持續發展多種多樣的外設、嵌入式軟件、加速器和協處理器，TI DSP將持續保持作為今天和未來實時應用中優選系統構架的地位。”

但是，吳曉東也表示，他們通過將XtremeDSP核固化后，可以將功耗大大降低，且在實現MAC功能時，比DSP具有更低的成本。比如通過Spartan-3A可實現性能超過20GMACS，但成本不到30美元的方案。

高性能DSP處理器未來的發展方向

在TI看來，多核和SoC是高性能DSP未來的發展方向。鄭小龍介紹說，TI對高性能DSP的展望包括增強靈活的協處理器，與單核或多核DSP協作。這些下一代的DSP將整合許多現在所使用的ASIC類型功能，還將支持更多特性和性能，并有能力運行在更高速度以支持更多的數據吞吐量。通過性能提升，DSP在目前采用CPU或ASIC的應用領域中更有優勢——部分地取代任何一種。事實上，在大眾市場上，TI已經有DSP和CPU相結合的產品推上市場，也就是已經量產的“達芬奇（DavVinci）”系列產品。

在多核DSP方面，目前的TI多核產品設計為滿足不同細分市場的不同需求。TCI6488目標是無線基站處理市場；TNETV3020針對有線網絡的高密度語音市場。前者采用3個1GHz DSP核，后者則采用了6個500MHz DSP核。

不過與TI、飛思卡爾等廠商的多核DSP策略有所不同的是，許多初創公司正在開發并行陣列處理器芯片，宣稱能在單一芯片上以相對較低的時鐘頻率和功耗獲得“前所未有的DSP性能”。

例如，新興基站芯片廠商PicoChip的多核DSP——picoArray處理器是一種粗粒度的超大規模并行異構16位處理器陣列，其運算和通信資源是靜態分配的。它含有322個處理單元，在160MHz的主頻下能提供200GMIPS和40GMACS的性能，據稱性價比或功率/性能比至少是其它架構（無論是DSP還是FPGA）的10倍，可取代含有多個DSP、FPGA及通用控制器的混合架構體系，適用于3G/4G和WiMax基站，并且能夠實現“軟件無線電”。

但TI表示，這種如此龐大的并行架構應用非常有限，而且存在固有缺陷，因此TI沒有去開發這種產品。鄭小龍解釋說：“將數以百計的DSP核放到一個芯片上完全可能，TI目前并沒有追求這種類型的大規模并行架構，其原因在于這種產品的局限性。例如一個客戶所需要運行的應用必須有益于這樣一種架構，而由集成上百個DSP所帶來的固有挑戰在于三個方面，一是存儲器的局限性，如此多的核要有效運行就需要一個相當大的數據和程序存儲器；二是當上百個核都要去訪問數據時，提供平等的訪問去共享如外設、板上和外部存儲器將很困難；三是在器件中有更多的核就會有更多的互連，這將增加阻塞。”

其實，這些新興處理器廠商面臨的更嚴重問題是缺乏像DSP和FPGA這樣完善的軟件工具支持，這才是新興處理器廠商進入市場最致命的挑戰。