電子發燒友網核心提示：對于系統設計人員而言，提高積體電路的整合度既是好消息，也帶來新問題。好消息是，在每一個硅晶片的新制程節點，晶片設計人員都能夠在一個晶片中封裝更多的元件，例如更多的處理器、加速器和周邊控制器。一個晶片內建更多的元件，意味著更好的性能、更低的功率消耗以及更小的體積。　　

　　但是，更高的整合度也意味著以前由系統設計人員所做出的決定，現在是由晶片設計人員來完成，系統設計團隊能夠實現的創新會越來越少，也不太容易突出產品優勢。更重要的是，系統設計人員要能夠理解晶片設計人員的思路，同時還可以自由地突顯自己產品的優勢。

　　根據應用分類　采用對應方式

　　目前俄羅斯電子市場很多最重要的應用都符合某種模式，包括視訊監控、無線和有線通訊，以及高階工業控制等。在這些應用中，系統收集寬頻訊號，處理這些訊號以提取出資料，進行大運算量的分析，做出判斷，然后實施判斷。

　　例如，監控系統須要處理來自攝影機的1，080條逐行掃描視訊。系統對視訊串流進行處理、增強邊緣、識別出目標，最后分離出感興趣的目標。此一處理過程通常使用標準化，雖然相對簡單，但是需要大運算量的演算法。

　　在下一階段，處理單元的目標分析功能將更強大，例如探測是否有入侵，或識別出某些特定的人。這些演算法可能是專用的，會經常變化。最后經過分析，確定目前的狀態是否須要觸發警鈴、鎖閉大門，或者向公共安全機構發出警報。

　　以軟體實現系統功能易被復制

　　設計團隊採用叁種不同的途徑來實現這些系統。第一種途徑最初是透過運行在微處理器上的軟體來實現，最近，則採用特定應用標準產品（ASSP），或者功能強大的32位元微控制器。

　　設計團隊對軟體進行除錯、確定演算法，然后檢查系統性能。如果任務運行太慢，設計人員會將其移動到獨立的中央處理器（CPU）上。或者，如果有數位訊號處理（DSP）核心等合適的加速器，IC上有向量處理器，則將其移動到加速器上，進而對其進行加速。當所有的任務滿足其時序要求后，可以在功能、時序和功率消耗上對系統進行最終的驗證。

　　在監控實例中，系統控制軟體會運行在一顆CPU核心上。標準影像處理演算法可以運行在DSP核心標準函式庫的程式上，還可以手動編寫更復雜的專用演算法，在所有可用CPU核心并存執行。

　　這種設計方法有很大的優勢。其重點一直是軟體，也就是系統功能。由于大部分系統功能體現在軟體上，因此當出現問題或須要進行改動時，就比較容易對系統進行修改。

　　但是，透過CPU或DSP核心上的軟體來執行一種演算法，是最慢而且最耗損效能的方法。因此，對于性能或效率要求較高的系統，以軟體為中心的方法并不是最佳方法。系統不同的特性體現在軟體上，因此有同樣硬體的競爭對手很容易復製這些軟體，或者軟體有可能被敵方所利用。

　　以硬體當作解決方案　設計彈性差

　　系統設計的另一種方法是直接根據系統要求來開發硬體設計，同時編寫在此一硬體上運行的軟體。這是開發大部分特殊應用積體電路（ASIC）所採用的方法。一開始，系統規劃人員確定需要哪些CPU、加速器、記憶體和控制器，把這些需求告訴晶片設計團隊，由他們來開發ASIC。

　　在實例系統中，規劃人員可以選擇一對安謀國際（ARM）核心來運行系統軟體，授權協力廠商影像處理引擎來處理最初的影像處理任務，在進程最后，針對復雜演算法設計訂製韌體編寫DSP管線程式碼。當進行IC設計時，軟體團隊會針對設計中完全不同的叁種引擎來使用叁組程式設計和除錯工具。

　　以硬體為中心的方法有很大的優勢。在所有方法中，它能夠實現最大系統速率及最高功能效率。但這需要熟練的IC設計團隊，且在高階製程節點，投入也會很大。而且，一旦設計好ASIC，就很難修改硬體或改正錯誤，也很難應對需求的變化，此一過程會很慢而且成本很高。軟體方案能夠節省時間，但是犧牲了ASIC方法的優點--速度和功率消耗。

　　因此，雖然在理論上以硬體為中心的方法最適合對性能和功率消耗要求較高的設計，但在實際情況下，設計團隊只有在預期會有很大的銷售量能夠滿足成本要求，降低風險時，或者他們知道系統硬體在產品生命週期過程中不會有太大的變化時，才會開發ASIC。實際上，面臨關鍵設計難題的團隊很難實現系統IC設計時，通常會放棄ASIC方法，轉而購買與系統IC設計功能相近的ASSP。

　　活用現場可編程門陣列

　　現場可編程門陣列（FPGA）是系統設計人員的第三種方案（圖1）。在很多方法中，FPGA一直是以軟體為中心採用CPU架構的方法，與以硬體為中心的ASIC方法之間的一種做法。在FPGA中實現的演算法，并不像軟體那么容易進行修改，但是修改FPGA配置要比投入生產新版ASIC容易得多，即使這種修改只是在幾個金屬層上。

　　圖1 現場可編程門陣列發展藍圖

　　相反地，與在軟體中運行任務相比，在FPGA中運行相同的任務會非常快，而且功率消耗也很低。但是FPGA通常要比相等價格的ASIC速度慢，功能效率也要低一些。

　　因此，當一種僅採用軟體的解決方案無法滿足速度和功率消耗要求，無法找到能夠突出產品優勢的ASSP，或者使用ASIC不能滿足預算要求，達不到預期的產量，無法支援往后的系統改動時，系統設計人員會轉向採用FPGA。對于FPGA供應商，這種情況經常出現，在最近幾年，FPGA的銷售要比其替代方案好得多。

　　在監控實例中，設計人員可以結合使用運行系統軟體的工業標準微處理器，以及實現商用硅智財（IP）進行標準影像處理和訂製設計DSP管線的FPGA。這樣一來，FPGA中的設計在功能模組層級上類似于ASIC，而在閘級實現起來卻是完全不同。

　　針對任務選擇最佳實現方法

　　在理想情況下，系統開發人員不必在多種方法上進行選擇。開發人員可以針對每個任務來選擇最佳實現方法。可以在相應的CPU軟體中實現很少改變而且不關鍵的任務。透過標準定義性能和功率消耗非常關鍵的任務，如此一來，這些任務不會改變，成為固定硬體。而有可能改變并且需要硬體支援的任務，則在FPGA可程式設計邏輯架構內實現。

　　在過去的幾個硅晶片製程世代中，這實際上是常用的方法。那時的整合度較低，微處理器、加速器、復雜介面控制器及FPGA都是獨立的晶片。但是在90奈米（nm）製程世代，除了FPGA架構外，系統單晶片（SoC）包括這些所有功能，而且由SoC設計人員而不是系統設計人員來確定大部分實現方法。系統設計人員選擇最合適的SoC，編寫自己的軟體，實現FPGA與SoC靈活的介面，進而突出產品優勢。

　　現在，情況又發生了變化。晶片開發人員能夠使用大量的電晶體，支援FPGA的硅晶片融合。功能強大的微控制器增加專用硬體，因此它們看起來像是ASIC SoC。ASIC和ASSP能夠含有功能強大的32位元CPU，因此看起來像高階微控制器。新的SoC FPGA系列同時含有多核心CPU和專用硬體模組，契合實際需求，可支援系統設計人員根據不同的任務要求來選擇軟體、專用硬體或是可程式設計邏輯。

　　設計人員可以採用這類融合晶片，在一對功能強大的CPU核心上實現系統軟體及影像處理演算法的多執行緒部分。他們可以在DSP硬式核心和可程式設計架構上實現其他演算法，這些都是在一個晶片上實現。

　　日益攀升的開發成本，使得ASIC的應用領域越來越少，而硅晶片融合發展趨勢可支援實現叁種系統層級解決方案。微控制器、ASSP和FPGA變得幾乎是一樣的，但有一個重要的不同點。出于技術和智慧財產權法律的考慮，只有FPGA能夠實現最先進的可程式設計邏輯架構。因此只有FPGA支援系統設計人員可在硬體層級實現其突出產品優勢的策略。

　　硅晶片融合帶來各種可能

　　硅晶片融合將為今后幾年的系統開發確定方向。一方面，將看到高階微控制器和ASSP成為系統的硬體基礎，這些系統硬體將實現商品化，在市場上系統產品之間的不同體現在軟體上。另一方面，也會看到突出硬體優勢、採用FPGA架構的系統脫穎而出。

　　這種趨勢會進一步加速，塬因是兩種新出現的技術：叁維（3D）IC和異質結構程式設計系統。3D IC技術支援完全不同技術的IC整合，例如FPGA、微處理器、動態隨機存取記憶體（DRAM）和射頻（RF）等，在一個堆疊中實現這些技術，沒有獨立IC的晶片間時序和電源成本問題。此一趨勢的一個早期例子是英特爾（Intel）凌動（Atom）E6x5C系列，其整合Atom CPU和Altera FPGA。Atom為軟體提供業界標準架構，而FPGA能夠建立專用加速器和介面控制器。

　　E6x5C系列還滿足另一種新出現的技術的需求--異質結構程式設計環境。理想情況下，系統開發人員只須要編寫并除錯一個CPU的軟體就可以開始設計。然后，開發平臺會幫助他們找到關鍵程式碼片段，在多個CPU核心上分配任務，共用快取記憶體，為關鍵程式碼核心建立硬體加速器。透過這種方法，設計團隊能夠細緻地調整設計，直至其滿足時序和功率消耗要求。

　　這種開發環境的一個例子是Altera現在正在進行的OpenCL-FPGA計畫（圖2）。其目的是提供單一的環境，讓系統開發人員能夠在其中採用C語言開發程式，隔離需要大量運算的核心，產生平行硬體引擎來加速核心，整合最終的硬體軟體系統。

　　圖2 OpenCL-FPGA計畫

　　在提高硅晶片整合度需求的推動下，融合功能逐漸將系統所有主要電子模組整合到一個封裝內，讓系統開發人員能夠集中精力來突顯其最終產品的優勢。FPGA表面上看起來越來越像ASSP和微控制器，而實際上增強系統開發人員突出硬體優勢的能力。新出現的3D IC技術及異質結構開發環境將加速FPGA系統級IC從傳統微電子世界中脫穎而出。

　　圖3 硅晶片融合將為FPGA開創出更多應用可能。