本文檔的主要內容詳細介紹的是BF3005CSP型VGA CMOS圖像傳感器的設計指南資料詳細說明。

　　注：下面所述的電壓值都為典型值，各電壓的取值范圍可參看 BF3005 CSP Datasheet。 2.1 電源地設計 ? BF3005 芯片分四路電源：VDDIO = 1.7V~3.3V，VDD3A = 3.3V， VLDO= 3.3V，VDDD=1.5V。 ? 設計模組時電源方案應注意： ? 應盡量保證 VDD3A 電源質量。 ? VDDD 是芯片的 Core 電壓，它可以由 VDDD pin 直接提供 1.5V，也可以經由 VLDO pin 輸入 3.3V 電源，經過內部 LDO 產生 1.5V 電壓。 ? VDDD 和 VLDO 不能同時供電，不用的一路可以懸空；VDDD 直接供電比 VLDO 供電，功耗會小一些。 2.2 外圍應用注意事項 ? 設計電源模塊時，一般采用的都是第一種方案；LDO 應盡可能放置在靠近芯片輸入引腳處，電源線走線一般應小于等于0.15mm，最小不應該小于0.1mm；供給芯片VDD3A 的電源線要盡可能短；并且在每路電源供給芯片靠近引腳處需要分別放一0.1uF 濾波電容。 ? 設計地線時，分兩路網絡處理，VSSA（AGND） 和VSSD（DGND）要分開接；參考地線線寬為 0.1mm—0.15mm 之間，在允許布線的條件下盡可能加寬。 ? C1—C2 是必須的，其容值為0.1uf 的貼片電容，省略會影響圖像質量； ? 各個電容盡可能靠近相應的引腳。并且走線應注意先經過濾波電容后再進sensor；濾波電容是推薦的，省略可能會影響圖像質量； ? 電源走線時，不管采用那種供電方案都建議把VLDO 和VDD3A 分開走線； ? VCLK、XCLK、HSYNC、VSYNC 的走線之間最好采用地線屏蔽或遠離； ? SCL、SDA、的走線應該盡量遠離XCLK、VCLK、D0、D1（低位高頻數據pin），或用地線屏蔽； ? RSTB（復位）、PWDN、VDD3A 的走線也應該盡量遠離XCLK、VCLK、D0-D7; ? MOTION 引腳為動態檢測管腳，當檢測到有動態變化時，此管腳輸出為高，可以外接蜂鳴器電路，不用時此引腳懸空。 ? I2C 走線時必須加4.7K （4.7K 是推薦值） 的上拉電阻。 ? 芯片的NC 引腳在布線時直接懸空不接； ? 如果采用有源晶振，則只有由XCLKI 輸入時鐘信號XCLKO懸空，如果采用無源晶振， XCLKO，XCLKL，兩路都要接。 ? P_N_S 引腳 CCIR656 PAL、NTSC 模式選擇端口，PAL：720*576；NTSC:720*480，懸空或接高電平為 PAL 輸出，接地為 NTSC 輸出。