為了更清楚的說明BGA零件走線的處理，將以一系列圖標說明如下：
A. 將BGA由中心以十字劃分，VIA分別朝左上、左下、右上、右下方向打；十字可因走線需要做不對稱調整。
B. clock信號有線寬、線距要求，當其R、C電路與CHIP同一面時請盡量以上圖方式處理。
C. USB信號在R、C兩端請完全并行走線。
D. by pass盡量由CHIP pin接至by pass再進入plane。無法接到的by pass請就近下plane。
E.  BGA組件的信號，外三圈往外拉，并保持原設定線寬、線距；VIA可在零件實體及3MM placement禁置區間調整走線順序，如果走線沒有層面要求，則可以延長而不做限制。內圈往內拉或VIA打在PIN與PIN正中間。另外，BGA的四個角落請盡量以表面層拉出，以減少角落的VIA數。 
F. BGA組件的信號，盡量以輻射型態向外拉出；避免在內部回轉。

F_2 為BGA背面by pass的放置及走線處理。
 By pass盡量靠近電源pin。

F_3 為BGA區的VIA在VCC層所造成的狀況
 THERMAL VCC信號在VCC層的導通狀態。
 ANTI  GND信號在VCC層的隔開狀態。
因BGA的信號有規則性的引線、打VIA，使得電源的導通較充足。

F_4 為BGA區的VIA在GND層所造成的狀況
 THERMAL GND信號在GND層的導通狀態。
 ANTI  VCC信號在GND層的隔開狀態。
因BGA的信號有規則性的引線、打VIA，使得接地的導通較充足。

F_5 為BGA區的Placement及走線建議圖

以上所做的BGA走線建議，其作用在于：
1. 有規則的引線有益于特殊信號的處理，使得除表層外，其余走線層皆可以所要求的線寬、線距完成。
2. BGA內部的VCC、GND會因此而有較佳的導通性。
3. BGA中心的十字劃分線可用于；當BGA內部電源一種以上且不易于VCC層切割時，可于走線層處理（40~80MIL），至電源供應端。或BGA本身的CLOCK、或其它有較大線寬、線距信號順向走線。
4. 良好的BGA走線及placement，可使BGA自身信號的干擾降至最低。