引言
　　目前，隨著視頻處理領域的不斷深入發展，作為其實現的主要平臺——DSP系統的設計成為了決定視頻處理算法是否能高速實時運行的首要因素。
　　一個優秀的DSP系統框架應該至少具有功能的高效實施性和良好的軟硬件擴展性。本文介紹的這種基于視頻處理的DSP系統的框架正是以傳統的數字信號處理方式為基礎，以高效性和擴展性為目標，并且能夠適應大多數的器件而提出的在硬件上和在軟件上的解決方案。
　　可通用設計模式的思路
　　硬件結構
　　傳統的數字信號處理過程是由“ADC + DSP + DAC”這種模式構成的，其中并未具體的明確指出存儲器的如何使用以及ADC、DSP和DAC之間的數字邏輯電路關系如何，而這兩點正是實現高效實時系統的關鍵所在。
　　以視頻處理為背景，基于可通用設計模式的思路從硬件功能上將DSP系統按圖1中所示的模塊框圖設計。從圖中可以看到整個DSP系統被分為六大模塊：DSP模塊、ADC模塊、DAC模塊、存儲器模塊、數字邏輯電路模塊和其它模塊。其中，數字邏輯電路模塊起到了模塊間相互通信的中間“橋”作用，通常選用具有足夠的可編程引腳和內部邏輯單元的CPLD或FPGA加上適當數目的開關器件來實現；而存儲器模塊則由針對DSP模塊、ADC模塊和DAC模塊的三個獨立且結構相同的子模塊組成。
　　
　　由于各存儲器子模塊間的地址總線、數據總線和控制總線的相互獨立，通過數字邏輯電路模塊可以使ADC、DSP和DAC三個模塊在同一時刻擁有各自獨立的存儲空間從而為三者的并行無阻礙運行提供了有效的硬件保證。如圖2中所示，三個存儲器子模塊處于循環式的流水線工作狀態，它們在系統中的地位等價；其中每個存儲器子模塊一般都以整幀圖像為存儲單位，故可簡稱為幀存。整個系統處于ADC、DSP和DAC三個模塊同步并行的工作方式，即DSP處理當前幀圖像的同時ADC正采集下一幀圖像而DAC正傳送上一幀圖像給顯示設備，這樣DSP只負責圖像的處理過程而不涉及圖像在存儲空間中的簡單搬移。
　　相應的數字邏輯電路模塊按圖3中所示的互相關聯的各子模塊來設計。其中，操作控制子模塊用于實現DSP對ADC及DAC的控制（復位或下電ADC及DAC、選擇標準I2C或模擬I2C進行配置、同步三者的并行等）與DSP外部中斷的使能，并控制圖3中其它的子模塊；狀態計數子模塊用于產生四類狀態：上電初始態和三類工作態；ADC或DAC譯址及控制轉化子模塊用于產生ADC或DAC控制相應存儲空間的邏輯；狀態切換控制子模塊則通過接收圖3中其它子模塊的信息來最終實現存儲空間與ADC、DSP及DAC的相互對應。
　　
　　當系統設計中不要求使用DAC或ADC時，圖4中示出了圖1中模塊互連部分與圖2的簡化；由此可以看出以上基于可通用設計模式的DSP系統框架簡化為了具有以乒乓式存取的雙存儲器子模塊的情況，故基于乒乓式存取的數據系統是其特例。此外，該框架可以實現多路ADC及多路DAC的并行工作，通常選用相應數目的SDRAM作為存儲器子模塊來配合使用。