按照傳統方式，嵌入式應用中的數字信號處理器（ＤＳＰ）相對于主微控制器（ＭＣＵ）起從屬作用。在這些應用中，ＭＣＵ用作系統控制器，而大量的數據處理留給ＤＳＰ。例如，在音頻或視頻處理應用中有可能需要人機界面管理，或者是整個系統的控制。
　　設計方案選擇
　　為完成這些任務，有幾種系統設計方案選擇。
　　第一種方案將ＤＳＰ和ＭＣＵ芯片組合在印制電路板（ＰＣＢ）上。這種方案成本高并且占用面積大，但是可適當地調整每個芯片的尺寸以最大限度地滿足系統需要。
　　第二種方案是一種將ＤＳＰ和ＭＣＵ組合在單個封裝內的多芯片模塊（ＭＣＭ）。這種方案的局限性是，設計工程師必須按“５０／５０”的時間比例分配給控制和ＤＳＰ功能；例如，一旦ＤＳＰ超出時間，ＭＣＵ將不能完成計算任務。像第一種方案選擇一樣，當ＤＳＰ和ＭＣＵ內核獨立存在時，需要兩套開發工具。
　　第三種方案是將ＤＳＰ功能合并到一個ＭＣＵ中。這種方案只適合于直接的信號處理應用。ＭＣＵ的時鐘頻率和計算體系結構根本上不太適合大量的數字處理。有些ＭＣＵ試圖通過增加一個乘法和累加器（ＭＡＣ）（ＤＳＰ的一個特點）來補償上述不足。但是這種方案仍然缺乏高級應用所需要的基本的“由下至上　”的體系結構設計　。
　　最近，已經出現第四種方案它是將ＭＣＵ的功能合并到一個ＤＳＰ中。這類方案的一個例子是美國模擬器件公司（Ａｎｏｌｏｇ　Ｄｅｖｉｃｅ　Ｉｎｃ．，簡稱ＡＤＩ）的Ｂｌａｃｋｆｉｎ？　處理器系列。這些新型處理器具有統一的經過優化的體系結構，不僅適于數據計算，而且也適于有關的控制任務。通過平衡執行控制任務與復雜計算的要求，這種方案可以根據系統實時處理的需要，完成１００％的控制或者１００％的計算任務。完成所有這一切任務不需要在ＤＳＰ模式和ＭＣＵ模式之間的模式轉換。
　　（ｔｒａｎｓｌａｔｉｏｎ　ｏｆ　ｇｒａｐｈｉｃｓ）
　　Ｓｙｓｔｅｍ　Ｃｏｎｔｒｏｌ　Ｂｌｏｃｋｓ＝系統控制單元
　　Ｅｍｕｌａｔｏｒ　＆　Ｔｅｓｔ　Ｃｏｎｔｒｏｌ＝仿真器和測試控制
　　Ｖｏｌｔａｇｅ　Ｒｅｇｕｌａｔｉｏｎ＝穩壓電源
　　Ｅｖｅｎｔ　Ｃｏｎｔｒｏｌｌｅｒ＝事件控制器
　　Ｃｌｏｃｋ（ＰＬＬ）＝時鐘
　　鎖相環（ＰＬＬ）
　　Ｍｅｍｏｒｙ　ＤＭＡ＝存儲器
　　直接存儲器存取（ＤＭＡ）
　　Ｗａｔｃｈｄｏｇ　Ｔｉｍｅｒ＝監視定時器
　　Ｒｅａｌ　Ｔｉｍｅ　Ｃｌｏｃｋ＝實時時鐘
　　Ｃｏｒｅ＝內核
　　４８　ＫＢ　Ｉｎｓｔｒｕｃｔｉｏｎ　ＳＲＡＭ／Ｃａｃｈｅ＝４８　ＫＢ指令
　　靜態存儲器（ＳＲＡＭ）
　　和高速緩存
　　３２　ＫＢ　Ｉｎｓｔｒｕｃｔｉｏｎ　ＲＯＭ＝３２　ＫＢ指令
　　只讀存儲器（ＲＯＭ）
　　３２　ＫＢ　Ｄａｔａ　ＳＲＡＭ／Ｃａｃｈｅ＝３２　ＫＢ數據
　　靜態存儲器（ＳＲＡＭ）
　　和高速緩存
　　４　ＫＢ　Ｓｃｒａｔｃｈｐａｄ　ＲＡＭ＝４　ＫＢ
　　高速暫存
　　隨機存儲器（ＲＡＭ）
　　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ　Ｕｎｉｔ＝系統接口單元
　　Ｅｘｔｅｒｎａｌ　Ｍｅｍｏｒｙ　Ｉｎｔｅｒｆａｃｅ＝外部存儲器接口
　　Ｈｉｇｈ　Ｓｐｅｅｄ　Ｉ／Ｏ＝高速Ｉ／Ｏ端口
　　Ｐａｒａｌｌｅｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ／ＧＰＩＯ＝并行外圍接口（ＰＰＩ）
　　和通用輸入輸出接口（ＧＰＩＯ）
　　ＵＡＲＴ＝通用異步收發器
　　ＳＰＩ＝串行外圍接口（ＳＰＩ）
　　Ｈｉ－ｓｐｅｅｄ　Ｓｅｒｉａｌ　Ｐｏｒｔｓ＝高速串行端口
　　ＰＣＩ／ＵＳＢ＝可編程通信接口（ＰＣＩ）和通用串行總線（ＵＳＢ）
　　Ｔｉｍｅｒｓ　０／１／２＝定時器０，１，２
　　Ｐｅｒｉｐｈｅｒａｌ　Ｂｌｏｃｋｓ＝外圍設備單元
　　一類新型的ＤＳＰ也提供一套ＲＩＳＣ指令系統集、存儲器管理單元、事件控制器和多種外設以便在一顆單芯片內提供大量計算和高效系統控制功能。
　　ＤＳＰ與ＭＣＵ比較
　　首先讓我們回顧一下ＤＳＰ和ＭＣＵ的典型功能。ＤＳＰ主要是在一單個時鐘周期內盡可能完成多個ＭＡＣ（乘法和累加）操作。為了這一點，指令的操作代碼通常是可變的超長的指令字（ＶＬＩＷ）。ＤＳＰ也適于工作在緊密、高效的環路中。另外，為了達到性能指標通常需要編寫優化的匯編代碼。由于ＤＳＰ的算法程序一般裝在小容量、短等待時間的內置存儲器中，所以代碼密度通常不是大問題。
　　像ＤＳＰ主要用于完成計算一樣，ＭＣＵ主要用于完成控制功能。同樣地，典型的ＭＣＵ應用包括許多條件操作，在程序流程中頻繁地跳轉。通常使用Ｃ或者Ｃ＋＋語言編寫程序。代碼密度極為重要，并且根據編譯代碼的長度來評估算法。存儲器系統是基于高速緩存從而允許該系統設計工程師用較長等待時間從較大的存儲器中調用較大程序。利用基于高速緩存系統，程序員不需要考慮如何以及何時將指令輸入到內核去執行。