為了滿足目前移動通信對系統容量和傳輸可靠性越來越高的需求，LTE-A（Long Term Evolution-Advanced，高級長期演進）系統使用了正交頻分復用技術和增強型MIMO 技術，隨著LTE-A 網絡大規模的引入和建設，系統容量和數據傳輸速率的大幅度增加也給LTE-A 系統測試設備和軟件帶來更大的挑戰。接收端能否準確恢復和解析信號將決定整個系統的性能，物理下行鏈路的處理和實現是整個LTE-A 系統的關鍵部分，也是目前研究的重難點。FPGA（Field ProgrammableGate Array，可編程門陣列）強大的并行處理能力和豐富的資源能夠為LTE-A 系統提供很好的基帶實現平臺。

　　本文基于“LTE-A 下行信號接收處理FPGA 和DSP 軟件”的項目，結合項目需求和LTE-A 協議標準，以優化系統性能和滿足實時性要求為目標，主要對LTE-A系統物理下行鏈路的接收端進行研究和實現，并給出相應的FPGA 設計方法。主要創新點與工作內容如下：

　　1．本文對不同信道估計算法和插值算法的性能和算法復雜度進行了對比分析，采用最小二乘算法和一階線性插值作為信道估計的FPGA 實現方案，并給出了詳細的FPGA 設計方法。在20M 帶寬下，通過基帶平臺驗證得到消耗時間為0.84ms，滿足項目需求。

　　2．對下行鏈路的不同信號檢測算法進行了相應的研究和性能對比分析，針對球形譯碼的缺點提出一種基于M 算法的貪心策略球形譯碼（Sphere decoding ofgreedy strategy based on M algorithm，SDBGS-M）算法，它讓半徑收斂得更快，能夠很好地降低復雜度，SDBGS-1 的檢測復雜度比傳統SD 算法減少22%左右。對于8 天線QPSK 系統能減少25%左右。

　　3．根據項目需求，整個系統是在傳輸分集模式下，本課題主要采用解SFBC（Space Frequency Block Code，空頻塊編碼）算法，并給出了詳細的FPGA設計方法，在20M 帶寬下，單個OFDM 符號完成信號檢測的消耗時間為0.008ms。同時在此基礎上對QR 分解檢測算法進行了FPGA 實現。

　　4．本文對下行信道解資源映射過程以及下行信道接收端的主要處理模塊進行了相應的研究和FPGA 的詳細設計，并且在基帶平臺上完成仿真和驗證。最終完成了項目中信道估計，信號檢測，解資源映射，PBCH，PCFICH，以及PDSCH 接收端的整體仿真，并進行時序分析和資源使用分析，同時將實現方案應用在實際項目開發中。